[发明专利]基于Quad-SPI控制器与外扩FLASH通信控制系统及方法

权利要求书

1.基于Quad-SPI控制器与外扩FLASH通信控制系统，其特征在于：包括Quad-SPI控制器和SPI接口FLASH存储芯片，所述Quad-SPI控制器内部包括四个模块并通过六根控制线与SPI接口FLASH存储芯片相连，所述四个模块为：控制寄存器、时钟生成器、发送/接收控制逻辑和移位寄存器，所述六根控制线为：控制线SCK、控制线NSS、控制线MOSI、控制线MISO、控制线IO2和控制线IO3。

2.根据权利要求1所述的基于Quad-SPI控制器与外扩FLASH通信控制系统，其特征在于：所述Quad-SPI控制器使用基于ARM Cortex-M4处理器的32位工业级单板机GD32F450XX系列器件，SPI接口Flash存储芯片使用16Mbit串行Flash存储芯片GD25Q32E，

所述Quad-SPI控制器通过控制寄存器配置内部寄存器，控制寄存器通过包含的发送缓冲区和接收缓冲区保存传输过程中的临时数据，并且通过控制寄存器分频选择控制通讯速度；

所述Quad-SPI控制器通过时钟生成器生成SCK通信时钟，并由SCK引脚提供串行输入和输出操作的时序；

所述Quad-SPI控制器通过移位寄存器传输发送缓冲区和接收缓冲区数据，并控制控制线MOSI、控制线MISO、控制线IO2、控制线IO3上的串行数据发送和接收；

所述Quad-SPI控制器通过发送/接收控制逻辑根据Quad-SPI命令生成控制逻辑，进行I/O控制，生成输出信号并控制通信，根据接收到的SCK信号和NSS信号控制接收通信；

Quad-SPI控制器的APB总线连接周边外设并作为标准片上外围总线结构；所述控制线SCK为时钟信号线，控制线NSS为片选控制线；控制线MOSI、控制线MISO、控制线IO2和控制线IO3为数据线，其中，控制线MOSI即为控制线IO0、控制线MISO即为控制线IO1。

3.一种如权利要求1或2所述的基于Quad-SPI控制器与外扩FLASH通信控制系统的控制方法，其特征在于：包括配置Quad-SPI端口模式的方法、配置SPI总线参数的方法、打开SPI总线的使能的方法、获得Flash存储芯片地址的方法、等待命令执行结束或等待空闲的方法、开启芯片写使能的方法、数据擦除的方法、发送数据的方法、接收数据的方法和禁用SPI总线四路模式和关闭SPI总线的方法。

4.根据权利要求3所述的基于Quad-SPI控制器与外扩FLASH通信控制系统的控制方法，其特征在于：

所述配置Quad-SPI端口模式的方法包括以下步骤：

步骤1、将控制线IO2配置成无上下拉电阻复用推挽SPI功能模式，在外部设置上下拉电阻，最大输出速度25M；

步骤2、将控制线IO3配置成无上下拉电阻复用推挽SPI功能模式，在外部设置上下拉电阻，最大输出速度25M；

步骤3、将控制线MISO配置成无上下拉电阻复用推挽SPI功能模式，在外部设置上下拉电阻，最大输出速度25M；

步骤4、将控制线SCK配置成无上下拉电阻复用推挽SPI功能模式，在外部设置上下拉电阻，最大输出速度25M；

步骤5、将控制线MOSI配置成无上下拉电阻复用推挽SPI功能模式，在外部设置上下拉电阻，最大输出速度25M；

步骤6、将控制线NSS配置成无上下拉电阻推挽输出模式，最大输出速度50M；

所述配置SPI总线参数的方法包括以下步骤：

步骤1、配置SPI总线运行方向，将SPI总线设置双线双向全双工模式；

步骤2、配置SPI总线工作模式，设置SPI总线工作在主机模式；

步骤3、配置SPI总线传输数据长度，数据帧格式，将设置SPI总线通讯数据大小设置为8位；

步骤4、配置SPI总线时钟极性，SPI总线在数据发送之前和之后的空闲状态时，SCK引脚拉高；

步骤5、配置SPI总线采样延迟，设置在第二个时钟跳变沿采集第一个数据；

步骤6、配置是否用硬件控制片选NSS信号；

步骤7、配置控制寄存器SPI_CTL0中的PSC[2：0]位生成预期波特率的通讯速度SCK信号，SPI总线时钟为25MHz；

步骤8、配置帧格式数据位顺序，先发送最高有效位，数据传输从高位开始。