[发明专利]用于双空间模式预取器的装置、方法和系统

说明书

本申请公开了用于双空间模式预取器的装置、方法和系统。描述了关于双空间模式预取器的系统、方法和装置。在一个实施例中，预取电路用于通过以下操作将高速缓存行从存储器预取至高速缓存中：跟踪针对单个访问签名的对高速缓存的页和高速缓存行访问；针对多个页中的每个页的高速缓存行访问生成空间位模式，该空间位模式被移位到针对每个页的第一高速缓存行访问；对于具有相同空间位模式的多个空间位模式中的每个空间位模式，针对单个访问签名生成单一空间位模式，以形成多个单一空间位模式；对多个单一空间位模式执行逻辑或操作，以针对单个访问签名创建第一经调制的位模式；对多个单一空间位模式执行逻辑与操作，以针对单个访问签名创建第二经调制的位模式；接收针对单个访问签名的预取请求；以及针对预取请求，在阈值未被超过时使用第一经调制的位模式并且在阈值被超过时使用第二经调制的位模式来执行预取操作。

相关申请的交叉引用

本专利申请要求2019年9月20日提交的题为“Apparatuses,Methods, andSystems for Dual Spatial Pattern Prefetcher(用于双空间模式预取器的装置、 方法和系统)”的美国临时专利申请第62/903,550号的权益，该临时专利申请 通过引用以其整体被并入本文中。

技术领域

本公开总体上涉及电子学，并且更具体地，本公开的实施例涉及双 空间模式预取电路。

背景技术

处理器或处理器集合执行来自指令集(例如，指令集架构(ISA)) 的指令。指令集是计算机架构的关于编程的部分，并且一般包括原生数据类型、 指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和 输出(I/O)。应当注意，术语指令在本文中可指宏指令或指微指令，宏指令 例如，提供给处理器以供执行的指令，微指令例如，由处理器的解码器对宏指 令进行解码得到的指令。

附图说明

在所附附图中以示例方式而非限制方式图示本公开，在附图中，类 似的附图标记指示类似的要素，其中：

图1图示出根据本公开的实施例的具有预取电路的多核硬件处理器 的框图。

图2图示出根据本公开的实施例的锚定至触发访问的、捕获局部和 全局Δ的空间位模式。

图3图示出根据本公开的实施例的经调制的位模式。

图4A图示出根据本公开的实施例的双空间模式预取器的流程图。

图4B图示出根据本公开的实施例的双空间模式预取电路。

图5图示出根据本公开的实施例的用于更新覆盖性偏置的经调制的 位模式(CovP)和准确性偏置的经调制的位模式(AccP)的电路。

图6图示出根据本公开的实施例的在覆盖性偏置的经调制的位模式 (CovP)与准确性偏置的经调制的位模式(AccP)之间进行选择的流程图。

图7图示出根据本公开的实施例的用于双空间模式预取器的示例存 储尺寸表。

图8是根据本公开的实施例的流程图。

图9A是图示根据本公开的实施例的通用向量友好指令格式及其A 类指令模板的框图。

图9B是图示根据本公开的实施例的通用向量友好指令格式及其B 类指令模板的框图。

图10A是图示根据本公开的实施例的用于图9A和图9B中的通用 向量友好指令格式的字段的框图。

图10B是图示根据本公开的一个实施例的构成完整操作码字段的 图10A中的专用向量友好指令格式的字段的框图。

图10C是图示根据本公开的一个实施例的构成寄存器索引字段的 图10A中的专用向量友好指令格式的字段的框图。