[发明专利]一种包含自对准金属硅化物的半导体器件及其制备方法

说明书

本发明公开了提供一种包含自对准金属硅化物的半导体器件，包含：P型衬底；形成于所述P型衬底上方的轻掺杂N阱；形成于所述轻掺杂N阱上方的自对准金属硅化物；其中，所述轻掺杂N阱邻近所述自对准金属硅化物处包含表面改性区。该半导体器件有助于提高沉积金属的均匀性，消除自对准金属硅化物形成过程中的孔洞，从根本上改善击穿电压掉点的问题。本发明同时提供一种包含自对准金属硅化物的半导体器件的制备方法。

技术领域

本发明涉及半导体技术领域，特别涉及一种包含自对准金属硅化物的半导体器件及其制备方法。

背景技术

肖特基势垒二极管又称载流子二极管，通常包含P型衬底(P-SUB)、形成于所述P型衬底上方的轻掺杂N阱(low dose N type well)以及形成于所述轻掺杂N阱上方的自对准金属硅化物(salicide)。然而，现有自对金属准硅化物多存在分布不够均匀甚至包含贯穿自对金属准硅化物的孔洞等问题，使得肖特基二极管很容易被击穿，引起击穿电压掉点等问题。

因此，如何改善击穿电压掉点问题成为半导体器件制备领域亟待解决的技术问题。

发明内容

为了解决现有的技术问题本发明通过在金属沉积前以植入大原子量离子的方式对轻掺杂N阱进行表面改性处理，使得硅表面多晶化形成表面改性区，有助于提高沉积金属的均匀性，消除自对准金属硅化物形成过程中的孔洞，从根本上改善击穿电压掉点的问题。

依据本发明，提供一种包含自对准金属硅化物的半导体器件，包含：

P型衬底；

形成于所述P型衬底上方的轻掺杂N阱；

形成于所述轻掺杂N阱上方的自对准金属硅化物；

其中，所述轻掺杂N阱与所述自对准金属硅化物邻近处包含表面改性区。

依据本发明的一个实施例，所述表面改性区的厚度为0.1-330。

依据本发明的一个实施例，所述轻掺杂N阱被植入离子以形成所述表面改性区，所述离子包含锗、砷、氙、铟中的至少一种。

依据本发明的一个实施例，所述离子的植入能量为5-15Kev。

依据本发明的一个实施例，所述离子的植入剂量为2E14-2E15个/cm²。

依据本发明，提供一种包含自对准金属硅化物的半导体器件的制备方法，包含以下步骤：

步骤一，使用氧化物阻挡层对轻掺杂N阱的表面进行蚀刻以形成限定自对准金属硅化物区域的凹槽；

步骤二，通过植入离子对轻掺杂N阱进行表面改性处理，以形成表面改性区；

步骤三，在所述表面改性区上方沉积金属；

步骤四，执行至少一次快速热处理工序，以形成自对准金属硅化物。

依据本发明的一个实施例，所述离子包含锗、砷、氙、铟中的至少一种。

依据本发明的一个实施例，所述离子的植入能量为5-15Kev。

依据本发明的一个实施例，所述离子的植入剂量为2E14-2E15个/cm²。

依据本发明的一个实施例，所述步骤三包含在所述表面改性区上方依次沉积氮化钛和钴。

由于采用以上技术方案，本发明与现有技术相比具有如下优点：本发明通过在金属沉积前以植入大原子量离子的方式对轻掺杂N阱进行表面改性处理，使得硅表面多晶化形成表面改性区，有助于提高沉积金属的均匀性，消除自对准金属硅化物形成过程中的孔洞，从根本上改善击穿电压掉点的问题。

附图说明