[发明专利]主动DI/DT电压下降抑制

说明书

本申请涉及主动DI/DT电压下降抑制。实施例包括一种方法，包括：由处理器核的指令调度器在要由处理器核的执行单元执行的指令流中识别第一高功率指令。预充电信号被断言，指示第一高功率指令被调度用于执行。在预充电信号被断言之后，升压信号被断言以使执行单元的电源电压增加。从执行单元接收指示第一高功率指令正在执行的忙信号。至少部分地基于被断言的忙信号，取消断言升压信号。更具体的实施例包括在取消断言升压信号之后减小执行单元的电源电压。其他实施例包括基于启动延迟时间来延迟断言升压信号。

技术领域

本公开一般地涉及计算机领域，并且更具体地，涉及主动Di/Dt电压下降抑制。

背景技术

高性能计算的需求呈指数增长。并行执行单元(例如矩阵处理单元(MPU))通常用于高性能计算中，因为它们允许同时执行处理或操作。在并行执行的一种形式中，指令流可以分为独立的阶段或部分。假设没有依赖性阻止同时执行，则每个执行单元可以与执行指令流的另一阶段的不同执行单元同时执行指令流的阶段。此外，两个或更多个执行单元可以并行执行阶段。这可以提高正在执行的任务的执行速度。并行化已被用作频率缩放的替代方法，频率缩放可能受到物理约束的限制。然而，并行执行单元受到电压调节器无法抑制因工作负载功率需求的突然变化(Di/Dt)而导致的大电压下降(Vmin)的限制。

发明内容

根据本申请的一方面，提供了一种装置，包括：执行单元；速率控制器电路；指令调度器，耦合到所述速率控制器电路和所述执行单元，所述指令调度器用于：在要执行的指令流中识别第一高功率指令；以及向所述速率控制器电路断言预充电信号，其中，所述速率控制器电路用于：在所述预充电信号被断言之后，断言升压信号以使用于所述执行单元的电源电压增加；以及至少部分地基于所述第一高功率指令正在被执行，来取消断言所述升压信号。

根据本申请的另一方面，提供了一种系统，包括：执行单元；指令调度器，耦合到所述执行单元，所述指令调度器用于：在要执行的指令流中识别第一高功率指令；以及断言第一预充电信号；速率控制器电路，耦合到所述执行单元和所述指令调度器，所述速率控制器电路用于：在所述第一预充电信号被断言之后，断言升压信号；以及电压调节器，耦合到所述速率控制器电路，所述电压调节器用于：响应于接收到所述升压信号，增加用于所述执行单元的电源电压以执行所述第一高功率指令。

根据本申请的又一方面，提供了一种方法，包括：由处理器核的指令调度器在要由所述处理器核的执行单元执行的指令流中识别第一高功率指令；断言预充电信号，该预充电信号指示所述第一高功率指令被调度用于执行；在所述预充电信号被断言之后，断言升压信号以使用于所述执行单元的电源电压增加；从所述执行单元接收指示所述第一高功率指令正在执行的忙信号；以及至少部分地基于所述忙信号被断言，取消断言所述升压信号。

附图说明

为了提供对本公开及其特征和优点的更完整的理解，结合附图参考以下描述，其中相同的附图标记表示相同的部分，其中：

图1是示出根据本公开的至少一个实施例的具有主动Di/Dt电压下降抑制能力的处理器的高级组件的简化框图；

图2是示出根据至少一个实施例的处理器的核中的主动Di/Dt电压下降抑制能力的可能的实现细节的简化框图；

图3是示出根据至少一个实施例的处理器上的工作负载功率需求变化的示例主动Di/Dt电压下降抑制的时序图；

图4是示出当执行矩阵乘法指令时矩阵处理单元中的示例浪涌电流的图；

图5是示出向高性能计算平台的示例功率输送的图；

图6是示出高性能处理元件的示例工作电压和相关工作频率特性的图；

图7是示出可以如何将主动Di/Dt电压下降抑制能力与其他高级功率管理技术结合使用的图；