[发明专利]半导体基板的制造方法和半导体基板

权利要求书

1.一种半导体基板的制造方法，包括：

提供衬底基板；

在所述衬底基板上采用物理气相沉积工艺形成包括第一半导体层、第二半导体层和第三半导体层的半导体叠层，包括：

当所述衬底基板在第一温度时，在所述衬底基板上的一界面处形成所述第一半导体层，其中，所述第一半导体层的材料为第一氧化物半导体材料；

在所述第一半导体层上直接形成所述第二半导体层，其中，第二半导体层的材料为第二氧化物半导体材料；以及

形成所述第三半导体层，其中，第三半导体层的材料为第三氧化物半导体材料；

对所述半导体叠层执行构图工艺，使得所述第一半导体层、所述第二半导体层和所述第三半导体层分别被图案化为种子层、第一沟道层和第二沟道层，其中，所述种子层、所述第一沟道层和所述第二沟道层构成沟道叠层；

在所述衬底基板上形成栅极和栅极绝缘层；以及

在形成有所述沟道叠层的衬底基板上形成源极和漏极，所述源极和所述漏极极电连接到所述沟道叠层，

其中，所述第二沟道层位于所述栅极与所述第一沟道层之间，所述第一氧化物半导体材料不同于所述第三氧化物半导体材料，所述第一沟道层和所述种子层均为结晶相层，

其中，所述第一氧化物半导体材料和所述第二氧化物半导体材料均能够在第二温度下形成为结晶相，所述第二温度小于等于40℃，所述第一温度大于等于100℃。

2.根据权利要求1所述的制造方法，其中，所述栅极位于所述沟道叠层和所述衬底基板之间，所述界面为所述第三半导体层远离所述衬底基板的表面。

3.根据权利要求1所述的制造方法，还包括：在所述衬底基板上形成绝缘层，其中，所述绝缘层位于所述第一半导体层和所述衬底基板之间，所述沟道叠层位于所述栅极和所述衬底基板之间，所述界面为所述绝缘层远离所述衬底基板的表面。

4.根据权利要求1所述的制造方法，其中，所述沟道叠层具有面对所述衬底基板的底表面和侧表面，所述底表面和所述侧表面均为平面，且所述底表面和所述侧表面之间的第一夹角为20°至70°。

5.根据权利要求1所述的制造方法，其中，所述沟道叠层具有面对所述衬底基板的底表面和侧表面，所述侧表面包括第一子侧表面和第二子侧表面，所述底表面、所述第一子侧表面和所述第二子侧表面均为平面，所述底表面和所述第一子侧表面之间的第二夹角为50°至80°，所述第二子侧表面与所述底表面之间的第三夹角为20°至70°，所述第二夹角不同于所述第三夹角。

6.根据权利要求1所述的制造方法，其中，所述第三半导体层为非晶相层。

7.根据权利要求1所述的制造方法，其中，所述第三半导体层的电子迁移率大于所述第一半导体层和所述第二半导体层的电子迁移率。

8.根据权利要求1所述的制造方法，其中，第二半导体层的厚度为所述第一半导体层的厚度的4至8倍。

9.根据权利要求1所述的制造方法，其中，所述第二沟道层的带隙Eg1、所述种子层的带隙Eg2和所述第一沟道层的带隙Eg3满足：Eg1＜Eg2≤Eg3；

所述第二沟道层的导带底能级Ec1、所述种子层的导带底能级Ec2和所述第一沟道层的导带底能级Ec3满足：│Ec1│＞│Ec2│≥│Ec3│；

所述第二沟道层的价带顶能级Ec1、所述种子层的价带顶能级Ec2和所述第一沟道层的价带顶能级Ec3满足：│Ev1│＜│Ev2│≤│Ev3│。

10.根据权利要求1所述的制造方法，其中，所述种子层的厚度为50埃到100埃。

11.根据权利要求1所述的制造方法，其中，所述第一温度大于120℃。