[发明专利]一种用于片内报文处理的弹性共享缓存器

说明书

本发明涉及一种用于片内报文处理的弹性共享缓存架构，解决现有高性能网络处理器存储技术存在的网络带宽的大幅浪费、报文处理延时等问题。架构，包括三部分，分别是报文缓存区管理、描述符管理、中断管理，分别用于实现报文缓存区管理、描述符管理、中断管理功能。该架构支持不等长报文的弹性存储，支持网络接口收发报文快速处理路径和片上多核CPU的直接访问，同时支持基于轮询的报文传输处理和有中断的报文传输处理，使报文的存储及发送尽可能的减少对CPU的打扰，实现高效的软硬件交互，以满足高性能网络处理器芯片的设计需求。

技术领域

本发明主要涉及到高性能网络处理器芯片设计领域，具体涉及一种用于芯片内高效报文处理的弹性共享缓存架构。

背景技术

随着深亚微米工艺的迅速发展，高性能多处理器片上系统(Multi-ProcessorSystem-on-Chip，简称MPSoC)已广泛用于各种应用领域，例如信号处理系统、流媒体处理、网络处理等。异构MPSoC在单芯片上集成多个处理器核，并通过高速的片上互连网络将外部接口、存储器和硬件加速部件等资源，相互连接构成了多核并行处理体系结构。随着工艺节点的推进，在14nm及更先进工艺中，晶体管及片上存储单元面积显著减小，功耗显著降低，不再是芯片设计中的瓶颈，某种程度上甚至进入“相对过剩”状态。

网络处理器已从面向中低端交换路由的第一代，采用统一外部接口标准的第二代，向采用片上多核/众核、高速存储集成的第三代网络处理器演进。随着网络处理器硬件资源的不断丰富，如何合理高效地实现片上存储架构等硬件资源，成为制约网络处理器进行高性能业务处理的主要瓶颈。“存储墙”是高性能计算面临的永恒挑战，网络处理器的存储墙问题同样非常严重。片内存储结构直接决定了报文的吞吐性能和容量。由于网络报文处理的流式访存特性，网络处理器的存储访问特性在时间、空间局部性方面与传统处理器存在显著差异，为此需要探索面向报文流式访存特性，探索高效适配网络报文处理流程的片上高效率缓存系统，优化报文访存通道，为网络处理器提供具有延迟低、确定性好的存储访问，是保证网络报文得到线速处理的基本前提。

实际网络流量处理中，报文长度是可变的、不定长的，传统的链式存储报文会带来设计的复杂度和链地址存储代价的大幅提升。而将片上缓存划分成定长的存储区域块，又会造成存储空间的大幅浪费，例如将缓存区按照2K的空间进行等长划分和地址管理，当报文大小为64B时，存储空间利用率大幅下降。另一方面，网络接口收到报文后存储到专用片上缓存区域，CPU在对报文深度处理时，需要将报文从报文缓存区域通过高速片上网络搬移到CPU可访问的地址空间去，这就造成了片上网络带宽的大幅浪费，增大了报文的处理延时。

发明内容

本发明针对现有高性能网络处理器存储技术存在的网络带宽的大幅浪费、报文处理延时等问题，本发明特提出一种弹性共享缓存架构，该架构支持不等长报文的弹性存储，支持网络接口收发报文快速处理路径和片上多核CPU的直接访问，同时支持基于轮询的报文传输处理和有中断的报文传输处理，使报文的存储及发送尽可能的减少对CPU的打扰，实现高效的软硬件交互，以满足高性能网络处理器芯片的设计需求。

本发明采用以下技术方案：

一种用于片内报文处理的弹性共享缓存架构，包括三部分，分别是报文缓存区管理(BM,Buffer Management)、描述符管理(DM,Description Management)、中断管理(IM,Interrupt Management)，分别用于实现报文缓存区管理、描述符管理、中断管理功能。