[发明专利]自对准接触孔的制造方法、半导体器件的制造方法

说明书

本发明提供了一种自对准接触孔的制造方法、半导体器件的制造方法，通过先填充牺牲材料层于相邻栅堆叠结构之间的沟槽中，后去除待形成接触孔的区域以外的牺牲材料层，来在牺牲材料层中形成开口，进而可以在开口中填充绝缘介质层后，通过选择性刻蚀工艺去除所述牺牲材料层，以避免去除牺牲材料层的过程中，对牺牲材料层周围的绝缘介质层、侧墙及其底部的刻蚀停止层或者衬垫氧化层造成刻蚀损耗，进而能精准控制形成的自对准接触孔的形貌，从而有利于接触孔到栅极之间的距离进一步缩小，以减小芯片尺寸。

技术领域

本发明涉及半导体器件的制造技术领域，特别涉及一种自对准接触孔的制造方法、半导体器件的制造方法。

背景技术

为了追求更低的芯片制造成本，在不影响芯片性能的前提下，通常做法是最大限度地减小芯片面积。而在影响芯片面积的众多因素之中，接触孔到多晶硅栅之间的距离是不容忽视的一环。

请参考图1所示，传统的芯片制造工艺，通常的做法是：首先，在衬底100上形成栅介质层102以及多晶硅栅103后，在多晶硅栅103的侧壁上制作侧墙(spacer)104，并进一步通过源漏离子注入工艺在衬底100中形成源漏区101；然后，沉积刻蚀停止层(Etching StopLayer，ESL)105，并沉积层间介质层106；之后，刻蚀停止层105作为接触孔刻蚀停止层，在层间介质层106中打孔(即接触孔刻蚀)，以形成接触孔，并在接触孔中填充钨等金属材料，来形成接触插塞107。

其中，接触孔到多晶硅栅之间的距离S的计算公式如下：

S＝W_spacer+THK_esl+(CDV_gp²+CDV_ct²+OVL_ct2cg²)^0.5

式中，W_spacer是侧墙104的薄膜厚度，THK_esl是刻蚀停止层105的薄膜厚度，CDV_gp是多晶硅栅103的尺寸相比目标尺寸的随机波动值，CDV_ct是接触孔的尺寸相比目标尺寸的随机波动值，OVL_ct2cg是接触孔到多晶硅栅103的套刻偏移量。W_spacer和THK_esl由器件性能决定，CDV_gp、CDV_ct、OVL_ct2cg由工艺控制能力决定。

虽然先进的光刻和刻蚀技术可以有更好的控制工艺能力，但是其不能使CDV_gp、CDV_ct、OVL_ct2cg接近于零。为了使CDV_gp、CDV_ct、OVL_ct2cg接近于零，自对准接触孔制造工艺应运而生。如图2所示，该自对准接触孔制造工艺，会将接触孔到多晶硅栅之间的层间介质层106刻蚀掉，该刻蚀过程中，通常层间介质层106对刻蚀停止层105的刻蚀选择比在5～50之间。该自对准接触孔制造工艺可以进一步在接触孔中填充钨等金属材料，形成接触插塞107a。

然而，随着工艺节点的不断微缩，关键的物理尺寸和薄膜厚度也在不断地演进，接触孔到多晶硅栅之间的距离S的进一步微缩也迫在眉睫，由此导致刻蚀停止层105越来越薄。然而，当刻蚀停止层105过薄，不足以作为接触孔刻蚀停止层时，接触孔形貌变得不可控，如图3所示，刻蚀停止层105过薄，而层间介质层106对刻蚀停止层105的刻蚀选择比仅在在5～50之间，不够高，这就会导致接触孔刻蚀时，侧墙104和源漏区101表面的刻蚀停止层105也会被刻蚀掉，暴露出的侧墙104、层间介质层106侧壁以及源漏区101受到刻蚀，形成的接触孔形貌偏离了图2所示的理想形貌，由此造成形成的接触插塞107b与多晶硅栅103、源漏区101均电性接触，多晶硅栅103和源漏区101短路，引起器件失效。

发明内容