[发明专利]半导体器件及其金属硅化物分离结构制造方法

说明书

本申请公开了一种半导体器件及其金属硅化物分离结构的制造方法，包括：提供一包括第一NMOS器件区和PMOS器件区的半导体衬底；在PMOS器件区上形成第一阻挡层，以露出第一NMOS器件区；在露出的第一NMOS器件区的表面形成第一金属硅化物层；在第一NMOS器件区上形成第二阻挡层，以露出PMOS器件区；在露出的PMOS器件区的表面形成第二金属硅化物层。通过使用两次阻挡层，选择性的分离NMOS器件区和PMOS器件区，使得能够在第一NMOS器件区和PMOS器件区的表面形成具备不同的表面电阻的金属硅化物结构。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种半导体器件及其金属硅化物分离结构制造方法。

背景技术

随着半导体器件集成度不断增大，半导体器件相关的临界尺寸不断减小，相应的出现了很多问题，如器件有源区和栅极区域的表面电阻和接触电阻相应增加，导致器件的相应速度降低，信号出现延迟。因此，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。

为了降低器件有源区和栅极区域的接触电阻，引入了金属硅化物的工艺方法，通常金属硅化物形成在器件有源区和栅极区的表面上，所述金属硅化物具有较低的电阻率，可以显著减小有源区和栅极区的接触电阻。金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低器件有源区和栅极区的表面电阻和接触电阻，从而降低电阻电容延迟时间。对于更小纳米技术工艺节点，如何在器件的有源区和栅极区的表面形成金属硅化物是目前面临的主要问题。

发明内容

本申请的目的是针对上述现有技术的不足提出的一种半导体器件及其金属硅化物分离结构制造方法，该目的是通过以下技术方案实现的。

本申请的第一方面提出了一种半导体器件的金属硅化物分离结构制造方法，所述方法包括：

提供一半导体衬底，所述半导体衬底包括第一NMOS器件区和PMOS器件区；

在所述PMOS器件区上形成第一阻挡层，以露出所述第一NMOS器件区；

在露出的第一NMOS器件区的表面形成第一金属硅化物层；

在所述第一NMOS器件区上形成第二阻挡层，以露出所述PMOS器件区；

在露出的PMOS器件区的表面形成第二金属硅化物层。

本申请的第二方面提出了一种半导体器件，包括：

半导体衬底，所述半导体衬底包括第一NMOS器件区和PMOS器件区；

所述第一NMOS器件区的表面形成有第一金属硅化物层；

所述PMOS器件区的表面形成有第二金属硅化物层。

本申请的第三方面提出了一种电子设备，包括上述第二方面所述的半导体器件。

基于上述所述的半导体器件的金属硅化物分离结构制造方法，通过使用两次阻挡层，选择性的分离第一NMOS器件区和PMOS器件区，使得能够在第一NMOS器件区和PMOS器件区的表面形成具备不同的表面电阻的金属硅化物结构，即第一NMOS器件区形成第一金属硅化物，PMOS器件区形成第二金属硅化物。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请根据一示例性实施例示出的一种半导体器件的金属硅化物分离结构制造方法的流程示意图；

图2-图7为本申请根据图1所示实施例示出的一种金属硅化物的分离结构形成过程图；

图8～图12为本申请根据图1所示实施例示出的单元区域中NMOS器件的金属硅化物形成过程图。