[发明专利]半导体结构及其制作方法

说明书

本公开提供一种半导体结构及其制造方法，包括：提供半导体基底；在所述半导体基底上形成接触沟槽；在所述接触沟槽沉积接触材料层；图形化所述接触材料层以形成接触插塞。本公开的接触插塞的制造方法，通过将现有的氧化物层间介质层的沉积直接替换为沉积多晶硅接触插塞材料，从而将后续的刻蚀开孔以沉积接触插塞材料形成接触插塞替换为刻蚀去除多余的多晶硅插塞材料以形成接触插塞，从而克服了在接触插塞制备中底部开孔不充分，垂直形貌不均匀的问题。

技术领域

本公开涉及半导体技术领域，具体涉及一种半导体结构及其制作方法，特别是一种半导体存储器及电子设备。

背景技术

DRAM(Dynamic Random Access Memory，动态随机存取存储器)是一种广泛应用的集成电路组件。目前生产线上常见的动态随机存储器单元大多是由一晶体管和一电容器所构成。

在DRAM中，通常会以掺杂的多晶硅插塞(Poly Plug)作为存储单元接触区(CellContact)及位线(Bit Line)等数据线(Data Line)接触的导电回路。目前多晶硅插塞的制造方法，一般是先在沟道中沉积氧化物，随后回刻氧化物形成多晶硅插塞的沉积空间，随后再沉积多晶硅以形成多晶硅插塞。然而随着集成电路制作工艺中集成度的不断增加，提升DRAM的集成密度已成为趋势，但当关键尺寸小于18nm时，要确保形成多晶硅插塞时底部充分开孔和垂直形貌均匀，变得越来越难。

发明内容

本公开的目的是提供一种半导体结构及其制作方法、一种半导体存储器及一种电子设备。

本公开第一方面提供一种半导体结构，包括：

半导体基底，所述半导体基底上具有第一有源区；

所述第一有源区上的接触插塞；

其中，所述接触插塞包括侧墙部和导电部，所述导电部包括上部和下部，所述上部与下部连接处形成台阶，使得导电部具有上窄下宽的垂直截面形状；并且，所述侧墙位于所述台阶上的所述上部的侧壁外。

本公开第二方面提供一种半导体结构的制作方法，包括：

提供半导体基底，所述半导体基底上具有第一有源区；

在所述第一有源区上形成接触沟槽；

在所述接触沟槽沉积接触材料层；

图形化所述接触材料层以形成接触插塞。

本公开第三方面提供一种电子设备，包括上述的半导体结构。

本公开与现有技术相比的优点在于：

半导体结构中的线形功能部件，其侧壁外具有空气隙，能够有效降低寄生电容，同时空气隙的制备步骤少，工艺简单，能够很好地降低成本、提高产率。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本公开的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1a-图1g是本公开中第一实施例制造方法的示意图；

图2a-图2c是本公开中第二实施例制造方法的横截面剖面示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。