[发明专利]像素电路及其驱动方法、显示面板

权利要求书

1.一种像素电路，其特征在于，包括：数据写入模块、补偿模块、发光控制模块、驱动晶体管、耦合模块、发光模块和第一初始化模块；

所述数据写入模块用于在特性恢复阶段中的第二子阶段和数据写入阶段将数据电压写入到驱动晶体管的第一极；

所述耦合模块用于在特性恢复阶段中的第一子阶段，将驱动晶体管的栅极的电位耦合至预设电压，其中所述耦合模块包括耦合电容，所述耦合模块的第一端与所述驱动晶体管的栅极电连接，所述耦合模块的第二端与耦合控制信号端电连接，所述耦合电容的两个极板分别作为所述耦合模块的第一端和第二端；所述预设电压与所述数据电压的差值与所述驱动晶体管导通时所述驱动晶体管的栅极与第一极的电压差值正负相反；

所述第一初始化模块用于在初始化阶段，向所述驱动晶体管的栅极写入初始化电压；其中一帧内，所述特性恢复阶段在所述初始化阶段之前；

所述补偿模块用于在数据写入阶段将包含所述驱动晶体管阈值电压信息的补偿信号写入所述驱动晶体管的栅极；

所述驱动晶体管用于在发光阶段，根据驱动晶体管栅极的电压和驱动晶体管第一极的电压产生驱动信号，所述发光控制模块用于在发光阶段，控制所述驱动信号输出至所述发光模块；

其中，所述第一子阶段在所述第二子阶段之前进行；

所述数据写入模块的控制端与第一扫描信号输入端电连接，所述第一扫描信号输入端用于接入第一扫描信号，所述数据写入模块的第一端与数据电压输入端电连接，所述数据写入模块的第二端与所述驱动晶体管的第一极电连接；

所述第一扫描信号为m脉冲信号，m为大于或等于2的整数。

2.根据权利要求1所述的像素电路，其特征在于，所述耦合模块的第一端与所述驱动晶体管的栅极电连接，所述耦合模块的第二端与耦合控制信号端电连接，所述耦合控制信号端用于在所述特性恢复阶段，向所述耦合模块的第二端输入预设时序信号，其中在所述特性恢复阶段所述预设时序信号从第一电压信号跳变为第二电压信号以使所述驱动晶体管的栅极被耦合至预设电压。

3.根据权利要求2所述的像素电路，其特征在于，所述第一初始化模块的控制端与第二扫描信号输入端电连接，所述第二扫描信号输入端用于输入第二扫描信号，所述第一初始化模块的第一端与初始化电压输入端电连接，所述第一初始化模块的第二端与所述驱动晶体管的栅极电连接；

所述第二扫描信号与所述第一扫描信号由同一扫描电路输出，所述扫描电路包括多个级联的移位寄存器，其中第j级移位寄存器用于输出第j级扫描信号，其中1≤j≤n，j表示所述移位寄存器的总级数；

所述第二扫描信号为所述第一扫描信号的前1级扫描信号。

4.根据权利要求3所述的像素电路，其特征在于，还包括第三扫描信号输入端，所述第三扫描信号输入端作为所述耦合控制信号端，所述第三扫描信号输入端用于接入第三扫描信号；

所述第三扫描信号为单脉冲信号，所述第三扫描信号的单脉冲信号与所述第二扫描信号的前(m-1)个脉冲信号中的任一个脉冲信号重叠。

5.根据权利要求3所述的像素电路，其特征在于，还包括第三扫描信号输入端，所述第三扫描信号输入端作为所述耦合控制信号，所述第三扫描信号输入端用于输入第三扫描信号；

所述第三扫描信号与所述第一扫描信号、所述第二扫描信号由同一扫描电路输出；

所述第三扫描信号为所述第一扫描信号的前(2a-1)级扫描信号，其中2≤a≤m，其中，a为整数；一帧内，所述第一扫描信号的相邻两个脉冲信号的下降沿之间的间隔时间等于两行所述像素电路的扫描时间。