[发明专利]具有高适应性的芯片休眠唤醒控制系统及控制方法

说明书

本发明公开了一种具有高适应性的芯片休眠唤醒控制系统和方法，该芯片休眠唤醒控制系统包括两个时钟域，两个时钟域为LCLK时钟域和总线SYSCLK时钟域，以使得系统控制和时钟控制分别在总线SYSCLK时钟域和LCLK时钟域中进行，其中，LCLK时钟域的频率小于总线SYSCLK时钟域的频率；并且其中，总线SYSCLK时钟域设置有系统控制模块，LCLK时钟域设置有时钟控制模块，系统控制模块的输出端与时钟控制模块的输入端相连接，以使得系统控制模块在总线SYSCLK时钟域产生第一控制信号，并将第一控制信号直接发送至时钟控制模块，以在LCLK时钟域中进行时钟控制。本发明采用双时钟域来控制芯片休眠和唤醒，从而可以有效处理开关时钟振荡器带来的毛刺问题，适应性高，稳定性好。

技术领域

本发明是关于主控芯片的功耗控制技术领域，特别是关于一种具有高适应性的芯片休眠唤醒控制系统及控制方法。

背景技术

随着微电子技术的高速发展，移动领域设备大多使用电池供电，比如手机、移动物联网终端、可穿戴设备等，对芯片的功耗提出了严苛的要求。在这些设备中控制芯片具有不可或缺的地位，特别是主控芯片（Micro Control Unit，MCU），已经成为目前应用最为广泛的系统级芯片（System on Chip, SOC）芯片之一。随着设计复杂度和制造集成度的不断提升，主控芯片的功耗控制是技术人员在设计中需要考虑的重要因素。

目前广泛应用的系统框架如图1所示。其中整个控制模块都在一个时钟域，在进出休眠唤醒模式的时候，需要硬件自动打开或者关闭时钟振荡器。当系统进入休眠，由系统控制模块产生SYSCLK域控制信号到时钟控制模块，时钟控制模块产生SYSCLK域的控制信号关闭时钟振荡器；当系统唤醒时，由系统控制模块给出异步复位信号打开时钟振荡器。

然而，现有的休眠、唤醒方案在打开时钟振荡器的时候，由于震荡电路本身的原因会产生不稳定的时钟，可能会产生毛刺。在关闭时钟的时候，时钟有相位延迟，也可能产生毛刺。毛刺的产生对电路会产生不良影响，严重的时候会导致芯片功能错误，在芯片设计中时钟毛刺问题令工程师非常头痛。传统方式要求模拟时钟震荡器加入复杂的逻辑来避免打开和关闭时钟振荡器时产生毛刺。这增加了模拟时钟振荡器的设计复杂程度，尤其现有的MCU中都有多个时钟源，从而大大增加了芯片的面积和功耗。由于传统方案只有单一时钟控制，当时钟关闭后只能通过异步复位打开时钟振荡器，这部分电路非常敏感，芯片管脚上有干扰信号可能会误唤醒芯片。为了解决这个问题，需要在电路板上增加滤波电路，然而这样会增加芯片的应用成本，而且对时钟振荡器和应用电路板都有特殊要求，适应性比较窄。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种具有高适应性的芯片休眠唤醒控制系统及方法，其采用双时钟域控制芯片休眠和唤醒，适应性高，稳定性好。

为实现上述目的，本发明提供了一种具有高适应性的芯片休眠唤醒控制系统，该芯片休眠唤醒控制系统包括两个时钟域，两个时钟域为LCLK时钟域和总线SYSCLK时钟域，以使得系统控制和时钟控制分别在总线SYSCLK时钟域和LCLK时钟域中进行，其中，LCLK时钟域的频率小于总线SYSCLK时钟域的频率；并且其中，总线SYSCLK时钟域设置有系统控制模块，LCLK时钟域设置有时钟控制模块，系统控制模块的输出端与时钟控制模块的输入端相连接，以使得系统控制模块在总线SYSCLK时钟域产生第一控制信号，并将第一控制信号直接发送至时钟控制模块，以在LCLK时钟域中进行时钟控制。

在一优选的实施方式中，总线SYSCLK时钟域还设置有门控单元和时钟振荡器，时钟振荡器与门控单元相连接，门控单元的输出端与系统控制模块的输入端相连接，时钟控制模块的输出端分别与门控单元的输入端以及时钟振荡器的输入端相连接。