[发明专利]一种多动态核的加载方法、装置和计算机可读存储介质

说明书

本发明实施例公开了一种多动态核的加载方法、装置和介质，当检测到动态核加载启动时，从预设的存储空间中读取重配置数据流；依据重配置数据流中携带的原始数据流，加载动态核。当重配置数据流中携带的读取地址不是结束地址时，依据重配置数据流中携带的读取地址从存储空间中读取下一条重配置数据流，并返回依据重配置数据流中携带的原始数据流，加载原始数据流所对应的动态核的步骤。通过从存储空间中读取重配置数据流，可以减少软件层面的加载操作命令。并且在每条重配置数据流中加入了下一条数据流的读取地址，FPGA依赖于读取地址可以实现动态核的自动加载，无需在每次加载动态核时通过软件层面触发FPGA，提升了动态核加载的效率。

技术领域

本发明涉及硬件配置技术领域，特别是涉及一种多动态核的加载方法、装置和计算机可读存储介质。

背景技术

近年来，重配置(Partial Reconfiguration)功能被大量的在现场可编程门阵列(Field Programmable Gate Array，FGPA)中使用。重配置主要是指把整个FPGA划分为静态区域和动态区域，在系统运行过程中，可以对动态区域的逻辑功能进行重新配置。

目前，当多个动态核(kernel)的编译结果需要加载时，现有的方式一般是，软件层面(host端)执行一条操作命令去加载第一个动态核kernel；当需要加载另一个动态核kernel时，需要host端再次输入一条操作命令，去加载另一个动态核kernel。这种加载动态核的主要问题是，每当需要加载动态核kernel时，都需要host端的操作命令，软件需要和底层硬件进行交互，不是实时的，导致有额外延迟。

可见，如何提升动态核加载的效率，是本领域技术人员需要解决的问题。

发明内容

本发明实施例的目的是提供一种多动态核的加载方法、装置和计算机可读存储介质，可以提升动态核加载的效率。

为解决上述技术问题，本发明实施例提供一种多动态核的加载方法，包括：

当检测到动态核加载启动时，从预设的存储空间中读取重配置数据流；其中，所述重配置数据流包括原始数据流和下一条数据流的读取地址；

依据所述重配置数据流中携带的原始数据流，加载所述原始数据流所对应的动态核；

判断所述重配置数据流中携带的读取地址是否为结束地址；

当所述重配置数据流中携带的读取地址不是结束地址时，则依据所述重配置数据流中携带的读取地址从所述存储空间中读取下一条重配置数据流，并返回所述依据所述重配置数据流中携带的原始数据流，加载所述原始数据流所对应的动态核的步骤。

可选地，在所述判断所述重配置数据流中携带的读取地址是否为结束地址之前还包括：

判断寄存器中记录的状态数据是否为动态核加载完成的标志位；

当所述状态数据为动态核加载完成的标志位时，则执行所述判断所述重配置数据流中携带的读取地址是否为结束地址。

可选地，在所述当接收到动态核加载指令时，从预设的存储空间中读取重配置数据流之前还包括：

接收主机端传输的重配置数据流；

将所述重配置数据流存储至预设存储空间；其中，所述存储空间为独立的高速存储器或静态逻辑区内置的存储器。

可选地，所述重配置数据流还包括安全校验数据，相应的，在所述将所述重配置数据流存储至预设存储空间之前还包括：

判断所述重配置数据流中携带的安全校验数据是否与预先存储的校验信息匹配；

当所述重配置数据流中携带的安全校验数据与预先存储的校验信息匹配时，则执行所述将所述重配置数据流存储至预设存储空间的步骤。