[发明专利]半导体装置的形成方法

说明书

提供半导体装置的形成方法。提供基板。基板具有第一区与第二区。形成n型功函数层于第一区中的基板上，但不形成n型功函数层于第二区中的基板上。形成p型功函数层于第一区中的n型功函数层与第二区中的基板上。p型功函数层直接接触第二区中的基板。p型功函数层包括金属氧化物。

技术领域

本发明实施例一般关于集成电路装置，更特别关于极低临界电压的集成电路装置。

背景技术

集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能与降低相关成本。

尺寸缩小的工艺亦增加处理与形成集成电路的复杂度。为实现这些进展，处理与形成集成电路的方法亦需类似发展。举例来说，多种集成电路的电路装置构件之一为晶体管，其随着尺寸缩小时通常得利于低临界电压。然而降低临界电压的现存方法具有极限。目前亟需新的方法以进一步降低临界电压，但不会对晶体管的其他方面造成不利影响。

发明内容

本发明一实施例关于半导体装置的形成方法。方法包括提供基板，且基板具有第一区与第二区。形成n型功函数层于第一区中的基板上，但不形成n型功函数层于第二区中的基板上。形成p型功函数层于第一区中的n型功函数层与第二区中的基板上。p型功函数层直接接触第二区中的基板。p型功函数层包括金属氧化物。

本发明另一实施例关于集成电路装置的形成方法。第一栅极结构位于第一鳍状结构上，且第二栅极结构位于第二鳍状结构上。形成第一开口于第一栅极结构中，并形成第二开口于第二栅极结构中。形成栅极介电层于第一开口与第二开口中。形成n型功函数层于第一开口与第二开口中。移除第二开口中的n型功函数层，但不移除第一开口中的n型功函数层。形成p型功函数层于第一开口与第二开口中。形成金属填充层于第一开口与第二开口中的p型功函数层上。p型功函数层包括金属氧化物。

本发明又一实施例关于半导体装置。装置包括基板，其包括半导体材料；第一栅极结构，位于基板的n型区中；以及第二栅极结构，位于基板的p型区中。第一栅极结构包括p型功函数层沉积于n型功函数层上。第二栅极结构包括p型功函数层沉积于基板上并直接接触基板。p型功函数层包括氧化钌。

附图说明

图1是本发明多种实施例中，制作集成电路装置的方法的流程图。

图2A至图2N是本发明多种实施例中，集成电路装置于多种制作阶段(如图1的方法相关的制作阶段)的部分或全部的局部附图。

图3A至图3I是本发明多种实施例中，全绕式栅极装置于多种制作阶段(如图1的方法相关的制作阶段)的部分或全部的局部附图。

附图标记说明：

10：方法

12,14,16,18,20,22,22B,24A,24B,26：步骤

100：鳍状物为主的集成电路装置

102：基板

104A：n型区

104B：p型区

106,106B：鳍状结构

110A,110B：栅极结构

112A,112B：界面层

114A,114B：虚置栅极层

116A,116B：间隔物

118A,118B：外延的源极/漏极结构

120：层间介电层