[发明专利]晶体管器件制造方法

说明书

本发明涉及晶体管器件制造方法，涉及半导体集成电路技术，在包括核心器件和输入输出器件的晶体管器件制造过程中，由场氧化层在半导体衬底上隔离出核心器件区域的有源区和输入输出器件区域的有源区，通过用掩膜层将核心器件区域的有源区显开，而在核心器件区域的有源区内形成栅极环绕的栅极结构，在输入输出器件区域的有源区内形成的鳍式栅极结构，如此可改善核心器件的短沟道效应，且输入输出器件的鳍式栅极结构的栅介质层的厚度不受栅极环绕的栅极结构的沟道线体之间的间距的影响，而使得在改善核心器件的短沟道效应的基础上输入输出器件的导通电流和关断电流性能不受影响。

技术领域

本发明涉及半导体集成电路技术，尤其涉及一种晶体管器件制造方法。

背景技术

现有先进逻辑芯片中，通常包括n型场效应晶体管(FET)即nFET和p型场效应晶体管即pFET，且通常包括作为核心(Core)器件的nFET和pFET以及作为输入输出(I/O) 器件的nFET和pFET。请参阅图1，图1为现有的晶体管器件结构示意图，如图1所示，在半导体衬底100上形成有场氧化层101，场氧化层101通常采用浅沟槽隔离(STI) 工艺形成。场氧化层101隔离出有源区，有源区包括核心(Core)器件区域的有源区和输入输出(I/O)器件区域的有源区，核心器件区域的有源区中形成有核心器件，输入输出器件区域的有源区中形成有输入输出器件。如图1所示，在核心(Core)器件区域的有源区中形成有核心nFET的栅极结构131和核心pFET的栅极结构141，在输入输出(I/O)器件区域的有源区中形成有输入输出nFET的栅极结构111和输入输出pFET 的栅极结构121。每一所述栅极结构包括多晶硅栅112、由氮化层113和氧化层114 叠加而成的硬质掩模层和侧墙115。其中多晶硅栅112覆盖区域的半导体衬底100的表面形成沟道区，如图1所示，输入输出(I/O)器件的沟道长度较核心(Core)器件的沟道长度长。

随着半导体技术的不断发展，如图1所示的平面性器件已经不能满足人们对高性能器件的需求。FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)应运而生，其是一种立体型器件，相对于平面式晶体管，鳍式场效应晶体管(FinFET)具有立体式沟道结构，故具有更好的导通电流和关断电流特性，也能改善短沟道效应(SCE)。鳍式晶体管通常包括鳍体，鳍体由形成于半导体衬底上的纳米条或纳米片组成。同一半导体衬底上的鳍体平行排列且各鳍体之间隔离有介质层。栅极结构覆盖在部分长度的鳍体的顶部表面和侧面，被栅极结构覆盖的鳍体的表面用于形成沟道，也即在鳍体的顶部表面和两个侧面都具有沟道。通常栅极结构包括叠加而成的栅介质层和栅导电材料层。源区和漏区形成在栅极结构两侧的鳍体中。

随着半导体技术的发展及市场需求，器件尺寸不断缩小。5nm工艺节点以下时，鳍式场效应晶体管会应用采用了纳米线(nanowire)或纳米片(nanosheet)的栅极环绕(Gate-All-Around，GAA)结构，其可进一步改善短沟道效应(SCE)。请参阅图2，图2 为栅极环绕结构的示意图，如图2所示，栅极环绕结构包括形成于半导体衬底上的鳍体110上的线体144。半导体器件的沟道区形成在线体144中，在沟道区即线体144 的周侧形成有栅介质层122。在栅介质层122的周侧及栅介质层122与半导体衬底之间形成有功函数层133。GAA结构可有效改善器件的短沟道效应(SCE)。

如图2所示，线体144包括了垂直堆叠在鳍体110上的两个，两线体144之间有一定间隙。如图2所示，假设线体144的直径d1为10nm，两线体144之间的间距d2 为20nm，则栅介质层122的厚度必须小于5nm，若栅介质层122的厚度大于5nm，则栅介质层122就会连在一起，如图3所示的栅介质层较厚时的栅极环绕结构的示意图，如此会影响器件的导通电流和关断电流(Ion/Ioff)性能，否者就要牺牲线体144的尺寸来增大栅介质层122的厚度。因此对于输入输出(I/O)器件来说，采用GAA结构将影响其器件性能。

发明内容