[发明专利]一种计算装置、集成电路芯片、板卡、设备和计算方法

权利要求书

1.一种计算装置，包括：

运算电路，其配置用于：

接收与运算指令关联的多个待运算数据，其中至少一个待运算数据由两个或更多个分量来表征，所述至少一个待运算数据具有源数据位宽，每个所述分量具有各自的目标数据位宽，并且所述目标数据位宽小于所述源数据位宽；以及

使用所述两个或更多个分量代替所表征的待运算数据来执行所述运算指令所指定的运算，以获得两个或更多个中间结果；

组合电路，其配置用于：

将所述中间结果进行组合，以获得最终结果；以及

存储电路，其配置用于存储所述中间结果和/或所述最终结果。

2.根据权利要求1所述的计算装置，其中，

所述运算电路配置用于将一个待运算数据的所述两个或更多个分量分别与其他待运算数据的对应数据执行所述运算，并将对应的运算结果输出到所述组合电路；并且

所述组合电路配置用于将所述运算结果进行加权组合，以得到最终结果。

3.根据权利要求2所述的计算装置，其中所述其他待运算数据包括一个或多个待运算数据，并且其对应数据包括以下任一：待运算数据的原始数据、或表征待运算数据的至少一个分量。

4.根据权利要求2-3任一所述的计算装置，其中，所述运算指令包括涉及乘法运算或者乘加运算的指令，并且所述运算电路包括乘法运算电路或者乘加运算电路。

5.根据权利要求4所述的计算装置，其中，每个所述分量具有分量数值和分量缩放因子，所述分量缩放因子与对应分量在所表征的待运算数据中的数位位置相关联；

其中所述运算电路配置用于利用所述分量数值执行所述运算以获取运算结果；并且

所述组合电路配置用于利用加权因子，将所述运算电路的当前运算结果与所述组合电路的前一次的组合结果进行加权组合，其中所述加权因子至少部分基于对应于所述运算结果的分量的分量缩放因子而确定。

6.根据权利要求5所述的计算装置，其中所述组合电路包括加权电路和加法电路，

所述加权电路配置用于将所述运算电路的运算结果乘以第一加权因子，以得到加权结果，其中所述第一加权因子为对应于所述运算结果的分量的分量缩放因子之积；并且

所述加法电路配置用于将所述加权结果与所述加法电路的前一次加法结果进行累加。

7.根据权利要求5所述的计算装置，其中所述组合电路包括加权电路和加法电路，

所述加权电路配置用于将所述加法电路的前一次加法结果乘以第二加权因子，以得到加权结果，其中所述第二加权因子为所述运算电路的前一运算结果的缩放因子与当前运算结果的缩放因子之比，其中所述运算结果的缩放因子由对应于所述运算结果的分量的分量缩放因子而确定；并且

所述加法电路配置用于将所述加权结果与所述运算电路的当前运算结果进行累加。

8.根据权利要求4-6任一所述的计算装置，其中，所述运算电路还包括第一比较电路，所述第一比较电路配置用于：

判断即将对其执行所述运算的数据中任一是否为零，其中所述数据包括以下任一：待运算数据的原始数据、或表征待运算数据的分量；以及

如果所述数据为零，则省略针对所述数据执行所述运算指令所指定的运算；

否则，使用所述数据执行所述运算指令所指定的运算。

9.根据权利要求1-8任一所述的计算装置，其中，所述组合电路还包括第二比较电路，所述第二比较电路配置用于：

判断接收的所述中间结果是否为零；以及

若所述中间结果为零，则省略针对所述中间结果执行所述组合；

否则，使用所述中间结果进行所述组合。

10.根据权利要求1-9任一所述的计算装置，其中，

用于表征所述至少一个待运算数据的分量的数量是至少部分基于所述源数据位宽和所述运算电路所支持的数据位宽而确定的；和/或

所述目标数据位宽是至少部分基于所述运算电路所支持的数据位宽而确定的。