[发明专利]一种单输出组合逻辑电路的近似简化方法

说明书

本发明公开了一种单输出组合逻辑电路的近似简化方法，其在错误率约束下，通过将多个乘积项近似表示成一个乘积项，以及删除特定的乘积项从而实现逻辑函数简化；考虑到简单的逻辑函数的逻辑表达式往往对应简单的电路结构，因此使得一些逻辑电路有了更大的优化空间；在不影响逻辑电路正常应用的前提下，可实现逻辑电路功耗、速度和面积等性能的进一步优化；其虽然是单输出的组合逻辑电路简化方法，但考虑到多输出组合逻辑电路可转化为多个单输出电路的组合，因此其可以推广到多输出组合逻辑电路的简化，适用于逻辑功能可以用“与/或”形式逻辑函数描述的逻辑电路的优化，且容易编程实现，可以融入到计算机辅助设计中，用于逻辑电路的综合与优化。

技术领域

本发明涉及一种逻辑电路的近似计算技术，尤其是涉及一种单输出组合逻辑电路的近似简化方法。

背景技术

近似计算是在不影响电路正常应用的前提下，通过适当降低计算精度来实现电路面积、功耗、延时等性能和参数的优化。目前，近似计算已成为数字集成电路设计中一个新的、重要的策略，已经应用于一些运算量大且有一定容错性的场景中，如多媒体处理、物联网中传感数据处理、数据搜索等诸多方面。

逻辑电路的逻辑功能一般可以用逻辑函数来描述，而逻辑函数的复杂程度与逻辑电路结构的复杂性紧密相关，进而潜在地影响到逻辑电路的功耗、面积、速度等性能指标。因此，可以通过简化逻辑函数的逻辑表达式形式，进而实现逻辑电路性能的提升。

图1a给出了4输入变量为a,b,c,d的逻辑函数对应的电路，输出为f₁；图1b给出了3输入变量为b,c,d的逻辑函数f₂(b,c,d)＝bc+cd对应的电路，输出为f₂。从两个逻辑表达式中可以看出，只有在输入{a,b,c,d}＝{0,0,0,1}和{a,b,c,d}＝{1,1,0,1}时，f₁≠f₂；而其他任何输入情况下，f₁＝f₂。因此，当用图1b所示的电路代替图1a所示的电路时，在全部2⁴＝16种输入组合中，有2种输入组合会引起f₁≠f₂，其余的14种输入组合对应的输出均与图1a所示的电路一样，故相对于图1a，图1b所示的电路的错误率为比较图1a和图1b中的两个电路可知，通过引入错误输出，可以使得图1b所示的电路要比图1a所示的电路简单很多，这种通过有意识地引入错误输出，降低计算精度实现电路面积优化的方法称为近似简化方法。上例中逻辑函数f₂(b,c,d)＝bc+cd为逻辑函数的近似函数。

在逻辑表达式中的乘积项表示方面，经常用“0”和“1”对应表示乘积项中变量取反变量形式和取原变量形式的变量，而用“2”表示对应变量在乘积项中没有出现。因此，逻辑表达式包含的乘积项构成的集合可以表示为{1101,0121,0211,1112}。

在对逻辑电路进行近似简化时，一般要满足错误率的约束，即实现电路简化的同时，应该将引起逻辑电路错误输出的输入组合的个数控制在事先规定的范围内。在图1a和图1b所示的例子中将引起逻辑电路错误输出的输入组合的个数控制在2种输入组合，显然，放宽或限制引起逻辑电路错误输出的输入组合的个数将影响逻辑电路的简化程度。因此，如何在满足错误约束情况下，最大化地实现逻辑简化是值得研究的。

发明内容

本发明所要解决的技术问题是提供一种单输出组合逻辑电路的近似简化方法，其在满足错误输出数量约束下，进一步实现逻辑简化。

本发明解决上述技术问题所采用的技术方案为：一种单输出组合逻辑电路的近似简化方法，其特征在于包括以下步骤：