[发明专利]一种逻辑文件的加载方法、装置和网络设备

说明书

本申请涉及一种逻辑文件的加载方法、装置和网络设备，涉及通信设备领域。一种方法，应用于包括至少两个FPGA的网络设备，包括：根据配置参数在可编程器件的选择寄存器中标记需要加载逻辑文件的目标FPGA，以使可编程器件分别获取目标FPGA的状态信息并记录在可编程器件的状态寄存器中；从可编程器件的状态寄存器中读取目标FPGA的状态信息；当确定目标FPGA处于加载状态时，从存储器中获取与目标FPGA对应的逻辑文件，并向可编程器件中与目标FPGA对应的数据寄存器写入逻辑文件，以使目标FPGA加载对应的逻辑文件。通过上述的逻辑文件的加载方法、装置和网络设备，能够提高网络设备的上电效率。

技术领域

本申请涉及通信设备领域，尤其涉及一种逻辑文件的加载方法、装置和网络设备。

背景技术

现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)具有高可靠性、易编程、高性能的优点，广泛用于网络设备中。在每一次设备上电时，都需要向FPGA中加载逻辑文件，以实现所需要的功能。

随着网络设备性能的提升以及功能的扩展，网络设备的单板上需要设置多片FPGA，设备上电过程所消耗的时间，随着单板上部署的FPGA数量而成倍增加。这样一来，导致网络设备每一次的上电都占用大量的时间进行加载，降低了网络设备的工作效率。因此，如何提升网络设备中FPGA的加载速度是研发人员亟待解决的问题。

发明内容

第一方面，本申请提供了一种逻辑文件的加载方法，应用于包括至少两个FPGA的网络设备，包括：

根据配置参数在可编程器件的选择寄存器中标记需要加载逻辑文件的目标FPGA，以使可编程器件分别获取目标FPGA的状态信息并记录在可编程器件的状态寄存器中；

从可编程器件的状态寄存器中读取目标FPGA的状态信息；

当确定目标FPGA处于加载状态时，从存储器中获取与目标FPGA对应的逻辑文件，并向可编程器件中与目标FPGA对应的数据寄存器写入逻辑文件，以使目标FPGA加载对应的逻辑文件。

可选的，数据寄存器，包括：和与至少两个FPGA中的每一个逐一对应的局部寄存器；逻辑文件包括若干数据段；

从存储器中获取与目标FPGA对应的逻辑文件，并向可编程器件中与目标FPGA对应的数据寄存器写入逻辑文件，包括：

当根据配置参数确定目标FPGA加载不同的逻辑文件时，根据配置参数从第一个目标FPGA开始，按照目标FPGA的顺序逐个从存储器中获取目标FPGA对应的逻辑文件的一个数据段并写入目标FPGA对应的局部寄存器，直至最后一个目标FPGA的最后一个数据段被写入到最后一个目标FPGA对应的局部寄存器。

可选的，数据寄存器，还包括全局寄存器；

向可编程器件中与目标FPGA对应的数据寄存器写入逻辑文件，包括：

当根据配置参数确定目标FPGA加载相同的逻辑文件时，将逻辑文件写入全局寄存器。

进一步地，数据寄存器对应至少两个FPGA；配置参数中包括分组信息；

根据配置参数在可编程器件的选择寄存器中标记需要加载逻辑文件的目标FPGA，包括：

当根据分组信息确定存在未加载的FPGA组时，根据分组信息，在可编程器件的选择寄存器中标记当前FPGA组中需要加载逻辑文件的目标FPGA；

当根据分组信息确定不存在未加载的FPGA组时，结束逻辑文件的加载流程；

在向可编程器件中与目标FPGA对应的数据寄存器写入逻辑文件之后，还包括：

向可编程器件下发清除指令，以使可编程器件清除与加载逻辑文件相关的寄存器。