[发明专利]一种应用于FLASH的高速SPI指令应答电路

权利要求书

1.一种应用于FLASH的高速SPI指令应答电路，其特征在于，包括：

SPI接口模块（1），接收外部传输的指令数据和地址数据、输出从FLASH内的存储单元读取的数据；

地址产生电路（3），接收SPI接口模块（1）输入的地址数据，将地址数据进行分组传输提供给FLASH内的存储单元；

指令产生电路（2），接收SPI接口模块（1）输入的指令数据，将指令数据从串行输入转换成并行传输，并对特定的操作指令执行先组合逻辑再寄存后发送至FLASH内的存储单元和地址产生电路（3），对非特定指令数据执行先寄存再组合逻辑后发送至FLASH内的存储单元和地址产生电路（3）;

所述指令产生电路（2）包括移位模块，普通指令模块和优化指令模块：

所述移位模块用外部传输时钟信号SCK上升沿对输入数据进行同步，并将移位结果输送到普通指令模块和优化指令模块；

所述普通指令模块用由移位模块的结果组合产生指令提供给FLASH内的存储单元和地址产生电路（3）；

所述优化指令模块用所述外部传输时钟信号SCK上升沿对移位模块的结果组成的组合进行锁存，并将指令结果提供给FLASH内的存储单元和地址产生电路（3）；

所述移位模块包括第四D触发器、第五D触发器、第六D触发器、第七D触发器、第四选择器、第五选择器、第六选择器和第七选择器，每个D触发器的CLK 端直接连接所述外部传输时钟信号SCK，第四D触发器的D端连接第四选择器的Y端，第五D触发器的D端连接第五选择器的Y端，第六D触发器的D端连接第六选择器的Y端，第七D触发器的D端连接第七选择器的Y端，而第四D触发器的Q端连接第四选择器的A端与第五选择器的B端，第五D触发器的Q端连接第五选择器的A端与第六选择器的B端，第六D触发器的Q端连接第六选择器的A端与第七选择器的B端，第七D触发器的Q端连接第七选择器的A端；而第五选择器B端连接输入数据信号data，所有选择器的sel端连接内部计数器产生的选择是否为有效指令数据的控制信号；同时，每个D触发器的Q端连接普通指令模块的第一组合逻辑单元；而每个选择器的Y端连接优化指令模块的第二组合逻辑单元；

所述普通指令模块由第一组合逻辑单元组成，所述第一组合逻辑单元的结果提供给FLASH内的存储单元和地址产生电路（3）；

所述优化指令模块由第二组合逻辑单元和第八D触发器组成，所述第二组合逻辑单元输入端连接移位模块所有选择器的Y端；第二组合单元的结果连接第八D触发器，第八D触发器的Q端提供给FLASH内的存储单元和地址产生电路（3）。

2.根据权利要求1所述的应用于FLASH的高速SPI指令应答电路，其特征在于，所述SPI接口模块（1）包括接收外部传输的指令数据和地址数据的SPI输入接口输出从FLASH内的存储单元读取的数据的SPI输出接口。

3.根据权利要求1所述的应用于FLASH的高速SPI指令应答电路，其特征在于，所述SPI接口模块（1）接收的外部传输的数据包括外部传输时钟信号SCK和输入数据信号。

4.根据权利要求3所述的应用于FLASH的高速SPI指令应答电路，其特征在于，所述SPI接口模块（1）接收的外部传输时钟信号SCK包括在所述外部传输时钟信号SCK的上升沿输入的第一位数据，以及在进行移位处理后在之后的所述外部传输时钟信号SCK的上升沿依次输入的其他位数据。

5.根据权利要求1所述的应用于FLASH的高速SPI指令应答电路，其特征在于，所述地址产生电路（3）接收和解析外部通过SPI接口模块（1）传输的地址数据，在外部传输时钟信号SCK的上升沿对输入信号进行采样，并移位得到第一组结果，同时将结果送到FLASH内的存储单元中；并在之后的外部传输时钟信号SCK的上升沿对输入信号进行采样，并移位得到第二组结果，同时将结果送到FLASH内的存储单元中；在之后的外部传输时钟信号SCK的上升沿对输入信号进行采样，并移位得到第三组结果，同时将结果送到FLASH内的存储单元中。