[发明专利]多入口的全相联的高速缓冲存储器及数据管理方法

说明书

本申请公开了一种多入口的全相联的高速缓冲存储器及数据管理方法，存储器包括数据同步管理模块和片内存储管理模块，片内存储管理模块包括仲裁模块和片内存储体。该存储器在接收到多个读取请求时，如果存在至少两个具有相同读取地址的读取请求，仅读取一次即同时响应具有相同读取地址的读取请求，当该组请求命中缓冲存储器时仅读取缓冲存储器一次。在多个主设备以突发方式访问相同地址区间或访问有交叠的地址区间时，所述的缓冲存储器可以实现读一遍数据响应多个主设备，不需要为每个主设备重复访问相同地址,进而降低功耗、提高效率；所述的缓冲存储器可以并行处理多组具有相同地址的读写请求，整体访问效率高。

技术领域

本申请中涉及存储器领域，尤其是一种多入口的全相联的高速缓冲存储器及数据管理方法。

背景技术

由于通信时代和社会的兴起，在越来越多的用户在使用智能设备进行日常生活和办公的背景下，数据读取技术也随之被越发频繁的使用。

其中，对于缓冲存储器来说，其是位于计算机CPU与主存储器之间一种容量较小、但速度很高的存储器。由于CPU的运算速度远高于主存，当CPU直接从主存中存取数据时要等待一定时间周期，而缓冲存储器可以保存CPU刚用过或循环使用的一部分数据。而且如果CPU需要再次使用该部分数据时可从缓冲存储器中直接调用，避免重复读写主存，减少CPU等待时间，提高了系统的效率。然而，相关技术中的缓冲存储器的实现结构比较复杂，且会存在当接收到多个用户发送的读取请求时只能依次处理每一个读取请求的问题，这样会导致出现数据读取效率不高的问题。

具体地，由于高速缓冲存储器(Cache)的结构与主存结构类似，但高速缓冲存储器除包含地址和数据外，还包含所存数据的主存地址信息(Tag)，这是由于CPU发出的寻址信息都是针对主存的。一个Tag和它对应的数据组成的一行称为一个高速缓冲存储器line，为了加快寻找速度，高速缓冲存储器一般还包含一个有效位(Valid)，用于标记这个高速缓冲存储器是否保存着有效数据。在相关技术中，高速缓冲存储器的缺点是接收到访问的读取请求时，每次都要依次逐个处理每个读取请求所导致的效率低下的情况，导致速度低、成本高。

发明内容

本申请实施例提供一种多入口的全相联的高速缓冲存储器以及采用高速缓冲存储器实现的数据读取方法。

根据本申请的一个方面，公开了一种多入口的全相联的高速缓冲存储器，包括数据同步管理模块和片内存储管理模块，片内存储管理模块包括仲裁模块和片内存储体，其中：所述仲裁模块与多个主设备及所述片内存储体相连接，用于并行处理所述多个主设备发出的读写请求；所述数据同步管理模块与所述仲裁模块相连接，以及所述数据同步管理模块与片外存储体相连接，用于同步数据。

进一步地，所述数据同步管理模块包括未命中检查模块以及动态地址管理模块，其中：所述未命中检查模块的输入端与所述多个主设备相连接，用于选择出未命中的读写请求地址；所述未命中检查模块的输出端与所述动态地址管理模块相连接，用于将未命中的读写请求地址发送给所述动态地址管理模块，所述动态地址管理模块用于为所述未命中的读写请求地址在所述片内存储区域中分配存储段。

进一步地，所述数据同步管理模块还包括段状态管理模块以及优先级策略模块，其中：所述段状态管理模块的输入端与所述多个主设备相连接，所述段状态管理模块的输出端与所述优先级策略模块相连接，用于根据多个主设备发出的读写请求统计段状态，给所述优先级策略模块提供段状态的信息。

进一步地，所述优先级策略模块包括第一优先级策略模块，其中，所述段状态管理模块与第一优先级策略模块、所述动态地址管理模块顺次连接；所述段状态管理模块用于给所述动态地址管理模块提供段状态信息。

进一步地，所述优先级策略模块还包括第二优先级策略模块，其中，所述段状态管理模块与第二优先级策略模块、可用空间管理模块顺次连接；所述段状态管理模块用于给可用空间管理模块提供段状态信息。