[发明专利]一种集成新型刻蚀工艺JBS的碳化硅UMOSFET器件及其制备方法

权利要求书

1.一种集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，包括：

N+衬底层(1)；

设置有第一沟槽(14)和第二沟槽(15)的N-外延层(2)，设置于所述N+衬底层(1)的上表面，所述第一沟槽(14)和所述第二沟槽(15)相邻间隔设置；

第一P+注入区(3)，围绕所述第一沟槽(14)的侧面和底面设置；

第二P+注入区(4)，围绕所述第二沟槽(15)的侧面和底面设置；

栅电极(6)，位于所述N-外延层(2)的第三沟槽(19)内；

栅介质层(5)，围绕所述栅电极(6)的侧面和底面设置，且与所述第一P+注入区(3)、所述第二P+注入区(4)间隔设置，所述栅介质层(5)与所述第二P+注入区(4)分别设置于所述第一P+注入区(3)的两侧；

第一P-阱区(7)，位于所述N-外延层(2)内部，设置于所述栅介质层(5)远离所述第一P+注入区(3)的一侧；

第二P-阱区(8)，位于所述N-外延层(2)内部，设置于所述栅介质层(5)与所述第一P+注入区(3)之间；

第一N+注入区(9)，位于所述N-外延层(2)内部，且位于所述第一P-阱区(7)上方；

第二N+注入区(10)，位于所述N-外延层(2)内部，且位于所述第二P-阱区(8)上方；

第一金属(11)，覆于所述第一P+注入区(3)的上表面及所述第一沟槽(14)的表面、所述第二P+注入区(4)的上表面及所述第二沟槽(15)的表面和所述第二N+注入区(10)的部分上表面，所述第一金属(11)与所述第一P+注入区(3)、所述第二P+注入区(4)和所述第二N+注入区(10)的接触界面为欧姆接触；

第二金属(12)，覆于所述第一P+注入区(3)和所述第二P+注入区(4)之间的所述N-外延层(2)的表面，所述第二金属(12)与所述N-外延层(2)的接触界面为肖特基接触；

漏电极(13)，设置于所述N+衬底层(1)的下表面。

2.根据权利要求1所述的集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，所述第一P+注入区(3)的深度大于所述栅介质层(5)的深度。

3.根据权利要求1所述的集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，所述第二P+注入区(4)的深度大于所述栅介质层(5)的深度。

4.根据权利要求1所述的集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，所述栅电极(6)的材料为多晶硅。

5.根据权利要求1所述的集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，所述第一金属(11)的材料为铝。

6.根据权利要求1所述的集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，所述第二金属(12)的材料为钛、镍、钼或钨。

7.根据权利要求1所述的集成新型刻蚀工艺JBS的碳化硅UMOSFET器件，其特征在于，所述漏电极(13)的材料为钛、镍或银。