[发明专利]计算装置、集成电路芯片、板卡和计算方法

权利要求书

1.一种计算装置，包括控制电路和多个处理电路，其中：

所述控制电路配置成获取指令并对所述指令进行解析，并且将解析后的指令发送至所述多个处理电路中的一个或多个处理电路；以及

所述多个处理电路配置成以一维或多维阵列的结构进行连接，并且根据接收到的解析后的指令来执行多线程操作。

2.根据权利要求1所述的计算装置，其中在解析所述指令中，所述控制电路配置成：

获取所述指令中的指令标识信息；以及

根据所述指令标识信息将所述解析后的指令发送至所述多个处理电路中的一个或多个；

或者

在解析所述指令中，所述控制电路配置成：

对所述指令进行译码；以及

根据所述译码的结果以及所述多个处理电路的操作状态，将所述解析后的指令发送到所述多个处理电路中的一个或多个。

3.根据权利要求1所述的计算装置，其中所述多个处理电路被划分成多种类型的处理电路，以执行不同类型的数据处理。

4.根据权利要求1所述的计算装置，其中所述多个处理电路被划分成第一类型处理电路和第二类型处理电路，其中所述第一类型处理电路适于至少执行算术运算和逻辑运算中的至少一项，而所述第二类型处理电路适于至少执行比较运算和查表运算中的至少一项。

5.根据权利要求1所述的计算装置，其中所述多维阵列是二维阵列，并且位于所述二维阵列中的所述处理电路在其行方向、列方向或对角线方向的至少一个上以预定的二维间隔模式与同行、同列或同对角线的其余一个或多个所述处理电路连接，其中所述预定的二维间隔模式与所述连接中间隔的处理电路的数目相关联。

6.根据权利要求1所述的计算装置，其中所述多维阵列是由多个层构成的三维阵列，其中每个层包括沿行方向、列方向和对角线方向排列的多个所述处理电路的二维阵列，其中：

位于所述三维阵列中的所述处理电路在其行方向、列方向、对角线方向和层方向的至少一个上以预定的三维间隔模式与同行、同列、同对角线或不同层上的其余一个或多个处理电路连接，其中所述预定的三维间隔模式与待连接的处理电路之间的间隔数目和间隔层数相关联。

7.根据权利要求5或6所述的计算装置，其中所述多个处理电路配置成根据解析后的指定来确定是否通过逻辑连接来进行连接。

8.根据权利要求1所述的计算装置，其中多个所述处理电路配置成根据接收到的数据的位宽来形成至少一个处理电路组，以对数据进行处理。

9.根据权利要求8所述的计算装置，其中当形成多个所述处理电路组以对数据进行处理时，所述多个处理电路组根据解析后的指令来通过逻辑连接进行连接，以形成一个或多个闭合的环路。

10.根据权利要求1所述的计算装置，其中每个所述处理电路包括：

逻辑运算电路，其配置成在执行所述多线程操作时，根据所述解析后的指令和接收到的数据执行逻辑运算；以及

存储电路，其包括数据存储电路和谓词存储电路，其中所述数据存储电路配置成存储所述处理电路的运算数据与中间运算结果中的至少一项，并且所述谓词存储电路配置成存储利用所述解析后的指令获取的每个所述处理电路的谓词存储电路序号和谓词信息。

11.根据权利要求10所述的计算装置，其中所述谓词存储电路还配置成：

根据所述解析后的指令对所述谓词信息进行更新；或者

根据每个所述处理电路的运算结果对所述谓词信息进行更新。

12.根据权利要求10所述的计算装置，其中每个所述处理电路配置成：

根据所述解析后的指令中的所述谓词存储电路序号来获取对应于所述谓词存储电路的所述谓词信息；以及

根据所述谓词信息来确定该所述处理电路是否执行所述解析后的指令。