[发明专利]集成计算装置、集成电路芯片、板卡和计算方法

权利要求书

1.一种集成计算装置，包括主控制电路、第一主处理电路和第二主处理电路，其中：

所述主控制电路，其配置成获取计算指令并对所述计算指令进行解析以获得运算指令，并且将运算指令发送至所述第一主处理电路和所述第二主处理电路中的至少一个；

所述第一主处理电路，其包括一组或多组流水运算电路，其中每组流水运算电路配置成根据接收到的数据和运算指令执行流水操作；以及

所述第二主处理电路，其包括多个子处理电路，其中每个子处理电路配置成根据接收到的数据和运算指令执行多线程操作。

2.根据权利要求1所述的集成计算装置，其中在解析所述计算指令中，所述主控制电路配置成：

获取所述计算指令中的指令标识信息；以及

根据所述指令标识信息将所述运算指令发送到所述第一主处理电路和所述第二主处理电路中的至少一个；

或者

所述主控制电路配置成：

对所述计算指令进行译码；以及

根据所述译码的结果以及所述第一主处理电路和第二主处理电路的操作状态，将所述运算指令发送到所述第一主处理电路和所述第二主处理电路中的至少一个。

3.根据权利要求1所述的集成计算装置，其中所述多组流水运算电路配置成协同地执行所述流水操作。

4.根据权利要求1所述的集成计算装置，其中所述每组流水运算电路包括一个或多个运算器，并且当所述每组流水运算电路包括多个运算器时，所述多个运算器配置成执行多级流水运算。

5.根据权利要求1所述的集成计算装置，其中所述第一主处理电路还包括运算处理电路和/或数据转换电路，其中所述运算处理电路配置成根据运算指令对所述流水运算电路执行运算前的数据进行预处理或者对运算后的数据进行后处理，并且所述数据转换电路配置成根据所述运算指令执行数据转换操作。

6.根据权利要求1所述的集成计算装置，其中所述多个子处理电路以一维或多维阵列的结构连接。

7.根据权利要求6所述的集成计算装置，其中所述多维阵列是二维阵列，并且位于所述二维阵列中的所述子处理电路在其行方向、列方向或对角线方向的至少一个上以预定的二维间隔模式与同行、同列或同对角线的其余一个或多个所述子处理电路连接，其中所述预定的二维间隔模式与所述连接中间隔的子处理电路的数目相关联。

8.根据权利要求6所述的集成计算装置，其中所述多维阵列是由多个层构成的三维阵列，其中每个层包括沿行方向、列方向和对角线方向排列的多个所述子处理电路的二维阵列，其中：

位于所述三维阵列中的所述子处理电路在其行方向、列方向、对角线方向和层方向的至少一个上以预定的三维间隔模式与同行、同列、同对角线或不同层上的其余一个或多个子处理电路连接，其中所述预定的三维间隔模式与待连接的处理电路之间的间隔数目和间隔层数相关。

9.根据权利要求6-8的任意一项所述的集成计算装置，其中经所述连接而串接的多个子处理电路形成一个或多个闭合的环路。

10.根据权利要求1所述的集成计算装置，其中所述多个子处理电路配置成根据运算指令判断是否参与运算。

11.根据权利要求1所述的集成计算装置，其中每个所述子处理电路包括：

逻辑运算电路，其配置成根据运算指令和数据执行逻辑运算；以及

存储电路，其包括数据存储电路和谓词存储电路，

其中所述数据存储电路配置成存储所述子处理电路的运算数据与中间运算结果中的至少一项，

其中所述谓词存储电路配置成：

存储利用所述运算指令获取的每个所述子处理电路的谓词存储电路序号和谓词信息；

根据所述运算指令对所述谓词信息进行更新；或者

根据每个所述子处理电路的运算结果对所述谓词信息进行更新。