[发明专利]通用FPGA阵列加载更新维护系统及方法

权利要求书

1.通用FPGA阵列加载更新维护系统，其特征在于，包括与FPGA阵列连接的阵列加载模块；阵列加载模块，包括：更新接口、与更新接口连接的数据集中存储管理模块、与数据集中存储管理模块连接的存储体；其中：

存储体，用于存储FPGA阵列的程序加载数据；

更新接口，用于与外部连接以从外部获取程序更新数据；

数据集中存储管理模块，用于对FPGA阵列进行编组，并为每组FPGA对应配置独立的加载通道；并用于将获取的程序更新数据存储于存储体以将对应的程序加载数据更新；并用于根据预设的加载顺序、加载模式通过加载通道向编组后的FPGA阵列加载当前存储体中的程序加载数据；

其中，数据集中存储管理模块，包括：

接口扩展单元，连接更新接口、存储体、FPGA阵列，用于为每组FPGA分别提供独立的加载使能信号和数据地址加载通道，并对每个FPGA单独提供一个加载使能信号；以及

与接口扩展单元连接的加载控制单元、数据管理单元、存储管理单元、维护管理单元；

维护管理单元，用于对FPGA阵列进行编组，并对每组FPGA的加载模式进行设置，并为FPGA阵列中所有FPGA设置加载顺序；并用于对接口扩展单元进行控制以选择不同类型的更新接口；

数据管理单元，用于在存储体上建立文件系统，以管理不同分组FPGA的程序加载数据分区，并对不同FPGA的程序加载数据存储地址划分；并用于使对程序加载数据的所有访问统一操作；并根据获取的程序更新数据更新对应的程序加载数据；

存储管理单元，用于提供存储体接口及其驱动；

加载控制单元，用于负责整个FPGA阵列的加载动作，通过识别每组FPGA的加载模式，并根据加载使能信号和设置的加载顺序，通过加载通道向FPGA阵列加载当前存储体中的程序加载数据；加载控制单元进行加载时，同组内共用同一程序的FPGA加载时间相同，同组内不同程序的FPGA通过对加载通道时分复用实现在不同时间段进行加载。

2.根据权利要求1所述的通用FPGA阵列加载更新维护系统，其特征在于：数据管理单元、存储管理单元、接口扩展单元、存储体通过自上而下的关系构成数据读写模块；数据读写模块，用于向阵列FPGA提供加载数据。

3.根据权利要求1所述的通用FPGA阵列加载更新维护系统，其特征在于：

接口扩展单元，用于扩展加载接口以提供与阵列FPGA的加载通道；

加载接口，包括：并行Flash加载接口、串行Flash加载接口、SelectMap加载接口中一种或多种；

存储体接口，包括：并行/串行Flash接口、Nand Flash接口、EMMC接口、FRAM接口中一种或多种；

更新接口，包括：以太网、SPI、I2C、串口、SRIO中一种或多种。

4.根据权利要求1所述的通用FPGA阵列加载更新维护系统，其特征在于：

加载控制单元进行的加载，包括同组加载和/或分组加载；

加载模式，包括并行加载、串行加载、SelectMap加载中一种或多种。

5.根据权利要求1所述的通用FPGA阵列加载更新维护系统，其特征在于：

接口扩展单元包括至少一片FPGA和锁存器；

加载控制单元、数据管理单元、存储管理单元、维护管理单元共用一片MCU或者一片CPU；

存储体包括非易失性存储器件，非易失性存储器件采用并行/串行Flash、Nand Flash、EMMC、FRAM中一种或多种。

6.根据权利要求1所述的通用FPGA阵列加载更新维护系统，其特征在于：

维护管理单元内置启动顺序表和加载黑名单；

启动顺序表，用于规定阵列中所有FPGA的加载顺序，启动顺序表的作用域可以在同一个分组也可以跨组；

加载黑名单，用于规定不予加载程序的FPGA，以实现功耗控制。