[发明专利]数据处理方法及FPGA

说明书

本申请提供一种数据处理方法及FPGA，包括：FPGA通过n个数据缓存模块中的每个数据缓存模块从对应的信道接收数据；FPGA通过轮询模块对n个数据缓存模块进行轮询，判断每个数据缓存模块中缓存的数据是否大于或等于预设阈值，获得每个数据缓存模块的询问结果；FPGA根据询问结果，控制m个数据处理模块中数据处理模块对询问结果对应的数据缓存模块执行与询问结果对应的动作，其中，轮询模块顺次询问的两个数据缓存模块由不同的数据处理模块执行与询问结果对应的动作。通过增加FPGA中的数据处理模块的个数，可以延长每个数据处理模块处理数据的时间，使得性能较低的FPGA也能够实现数据处理的过程，降低了对路由器进行数据处理的成本。

技术领域

本申请涉及数据处理技术领域，具体而言，涉及一种数据处理方法及FPGA。

背景技术

现有技术中，在利用FPGA对路由器的多个物理信道进行数据接收时，往往需要进行时分复用处理，时分复用处理通常需要选择高性能的FPGA才能够满足数据处理需求。

高性能的FPGA的成本较高，会大幅提高对路由器进行数据处理的成本。

发明内容

本申请实施例的目的在于提供一种数据处理方法及FPGA，用以改善现有技术中的需要使用高性能的FPGA造成的成本较高的问题。

第一方面，本申请实施例提供了一种数据处理方法，用于通过现场可编程逻辑门阵列FPGA对路由器的n个信道进行轮询，所述FPGA配置有n个数据缓存模块、m个数据处理模块和轮询模块，所述n个数据缓存模块与所述路由器的n个信道一一对应；所述方法包括：所述FPGA通过所述n个数据缓存模块中的每个数据缓存模块从对应的信道接收数据；所述FPGA通过所述轮询模块对所述n个数据缓存模块进行轮询，判断每个所述数据缓存模块中缓存的数据是否大于或等于预设阈值，获得每个数据缓存模块的询问结果；所述FPGA根据所述询问结果，控制m个数据处理模块中数据处理模块对所述询问结果对应的数据缓存模块执行与所述询问结果对应的动作，其中，所述轮询模块顺次询问的两个数据缓存模块由不同的数据处理模块执行与所述询问结果对应的动作。

在上述的实施方式中，通过轮询模块依次获取每个数据缓存模块中缓存的数据的数据量，并判断该数据量是否大于或等于预设阈值，得到大于或等于预设阈值的询问结果，或者得到小于预设阈值的询问结果。FPGA控制m个数据处理模块中的某一数据处理模块对本次询问的数据缓存模块，根据询问结果执行对应的动作。轮询模块连续两次询问的数据缓存模块由不相同的数据处理模块执行对应的动作。通过增加FPGA中的数据处理模块的个数，可以延长每个数据处理模块处理数据的时间，使得性能较低的FPGA也能够实现数据处理的过程，降低了对路由器进行数据处理的成本。

在一个可能的设计中，所述FPGA通过所述轮询模块对所述n个数据缓存模块进行轮询，判断每个所述数据缓存模块中缓存的数据是否大于或等于预设阈值，获得每个数据缓存模块的询问结果，包括：所述FPGA以第一时间长度为时间间隔，通过所述轮询模块对所述n个数据缓存模块进行轮询，判断每个所述数据缓存模块中缓存的数据是否大于或等于预设阈值；获得每个数据缓存模块的大于或等于所述预设阈值的询问结果，或小于所述预设阈值的询问结果。

在上述的实施方式中，轮询模块能以第一时间长度作为时间间隔，每间隔第一时间长度，便询问n个数据缓存模块中的下一个数据缓存模块。由于具有多个数据处理模块，在轮询模块在第一时间长度过后，询问下一数据缓存模块时，多个数据处理模块中的某个依然可以进行对应的数据处理，即多个数据处理模块的存在，使得数据处理模块的处理时间脱离轮询模块询问间隔时长的限制。