[发明专利]内部集成具有不同位宽连线的片上网络的FPGA装置

权利要求书

1.一种内部集成具有不同位宽连线的片上网络的FPGA装置，其特征在于，所述FPGA装置内部集成有片上网络，所述片上网络包括若干个路由节点，每个所述路由节点包括通过网络接口相连的功能IP模块和路由器，相邻的路由节点中的路由器通过路由通道双向互连，任意两个路由节点之间通过若干个路由通道形成节点互连路径；不同路由节点之间的路由通道的连线位宽相同或不同，所述片上网络内至少包括两种不同连线位宽的路由通道，且每条节点互连路径的数据位宽为所述节点互连路径中所有路由通道的连线位宽的最小值，存在至少一条节点互连路径中包括若干种不同连线位宽的路由通道。

2.根据权利要求1所述的FPGA装置，其特征在于，每个所述路由节点内的路由器包括5*5的全互通开关阵列及其相连的五组输入输出端口，其中一组输入输出端口通过网络接口连接对应的功能IP模块，其余四组输入输出端口分别设置在四个不同的方向，分别用于与四个方向相邻的路由节点中的路由器相连；所述路由器内部在四个方向的输入输出端口处均设置有FIFO电路，所述FIFO电路用于实现数据缓冲，所述FIFO电路支持多位宽模式并根据控制信号工作于相应的位宽模式，不同位宽模式下所述FIFO电路的输入位宽和/或输出位宽不同。

3.根据权利要求2所述的FPGA装置，其特征在于，所述路由器中每组输入输出端口的端口线均为W位宽，使用所述端口线低位的W/n条线构成W/n位宽的路由通道。

4.根据权利要求1-3任一所述的FPGA装置，其特征在于，所述FPGA装置内至少包括FPGA裸片，所述片上网络中的路由节点包括所述FPGA裸片内的裸片路由节点，所述裸片路由节点包括裸片硬核节点和/或裸片软核节点，所述裸片硬核节点为直接内建在所述FPGA裸片内的节点，所述裸片软核节点为使用所述FPGA裸片内的逻辑资源模块配置形成的节点。

5.根据权利要求4所述的FPGA装置，其特征在于，所述FPGA裸片内部用于配置形成裸片软核节点的逻辑资源模块包括CLB、BRAM和DSP中的至少一种。

6.根据权利要求4所述的FPGA装置，其特征在于，所述FPGA装置内还包括基板以及层叠设置在所述基板上的硅连接层，所述FPGA裸片层叠设置在所述硅连接层上，所述片上网络中的路由节点还包括布设在所述硅连接层内的硅连接层路由节点；

所述FPGA裸片内还包括硅堆叠连接点和连接点引出端，所述硅堆叠连接模块内包括若干个硅堆叠连接点，所述FPGA裸片内的裸片路由节点中的路由器与相应的硅堆叠连接点相连，所述硅堆叠连接点通过重布线层内的顶层金属线连接相应的连接点引出端；所述FPGA裸片上与内部的裸片路由节点相连的连接点引出端通过所述硅连接层内的金属连线连接到相应的硅连接层路由节点中的路由器。

7.根据权利要求6所述的FPGA装置，其特征在于，所述硅连接层路由节点中的功能IP模块包括布设在所述硅连接层内的存储芯片，所述存储芯片包括HBM和DDR5中的至少一种。

8.根据权利要求6所述的FPGA装置，其特征在于，所述FPGA装置内包括若干个所述FPGA裸片，各个FPGA裸片均层叠设置在所述硅连接层上且所述硅连接层覆盖所有的FPGA裸片，则各个FPGA裸片上与内部的裸片路由节点相连的连接点引出端通过所述硅连接层内的金属连线连接到相应的硅连接层路由节点中的路由器；所述FPGA装置内部集成的片上网络中的路由节点包括各个FPGA裸片内的裸片路由节点以及硅连接层路由节点。

9.根据权利要求1-3任一所述的FPGA装置，其特征在于，所述FPGA装置内至少包括基板、层叠设置在所述基板上的硅连接层以及层叠设置在所述硅连接层上的FPGA裸片，所述片上网络中的路由节点中的功能IP模块位于所述FPGA裸片内、路由节点中的网络接口和路由器位于所述硅连接层内，所述硅连接层内每个路由器与其对应的一个网络接口相连，所述FPGA裸片内包括硅堆叠连接模块和连接点引出端，所述硅堆叠连接模块内包括若干个硅堆叠连接点，所述FPGA裸片内的功能IP模块连接到相应的硅堆叠连接点，所述硅堆叠连接点通过重布线层内的顶层金属线连接相应的连接点引出端；所述FPGA裸片上与内部的功能IP模块相连的连接点引出端通过所述硅连接层内的金属连线连接到所述硅连接层内相应的网络接口，所述功能IP模块与其相连的网络接口和路由器构成一个路由节点。