[发明专利]具有实时监测并修正配置信息功能的多裸片FPGA

权利要求书

1.一种具有实时监测并修正配置信息功能的多裸片FPGA，其特征在于，所述多裸片FPGA包括基板、层叠设置在所述基板上的硅连接层以及层叠设置在所述硅连接层上的若干个FPGA裸片，所述硅连接层覆盖所有的FPGA裸片；每个FPGA裸片内包括若干个可配置功能模块、环于各个可配置功能模块分布的互连资源模块、以及连接点引出端，所述FPGA裸片内的可配置功能模块至少包括可编程逻辑单元、硅堆叠连接模块和输入输出端口，所述硅堆叠连接模块内包括若干个硅堆叠连接点，所述FPGA裸片内的可编程逻辑单元分别与硅堆叠连接点和输入输出端口通过互连资源模块相连，所述FPGA裸片内的硅堆叠连接点通过重布线层内的顶层金属线与相应的连接点引出端相连；每个FPGA裸片中的连接点引出端通过所述硅连接层内的跨裸片连线与其他FPGA裸片中相应的连接点引出端相连，每个FPGA裸片可通过所述硅连接层内的跨裸片连线与其他任意一个FPGA裸片相连；FPGA裸片内的输入输出端口通过所述硅连接层上的硅通孔连接至所述基板；

各个FPGA裸片内部包含依次相连的裸片配置端口、裸片配置电路和裸片可配置逻辑模块，所述硅连接层中布设有依次连接的硅连接层配置端口、硅连接层配置电路和硅连接层可配置逻辑模块；所述硅连接层配置端口、硅连接层配置电路与各个FPGA裸片的裸片配置端口和裸片配置电路依次相连形成串联菊花链结构的配置链；所述硅连接层中还布设有监视修正电路，所述监视修正电路连接在所述配置链中并每隔预定时间间隔读取所述配置链中的码流文件中的配置码流进行校验，并在检测到配置码流出现错误时进行修正并重新写入。

2.根据权利要求1所述的具有实时监测并修正配置信息功能的多裸片FPGA，其特征在于，所述监视修正电路为ECC电路，所述ECC电路连接在所述配置链中，所述ECC电路每隔预定时间间隔依次读取所述码流文件中的配置码流中的各个数据帧进行校验，并在检测到数据帧出现错误时修正所述数据帧并重新写入修正后的数据帧。

3.根据权利要求2所述的具有实时监测并修正配置信息功能的多裸片FPGA，其特征在于，ECC电路以72位为单位，其中64位为数据、8位为数据校验位，支持单比特错误检测修正和双比特错误报告。

4.根据权利要求1所述的具有实时监测并修正配置信息功能的多裸片FPGA，其特征在于，所述监视修正电路包括CRC电路和定时器，所述CRC电路通过所述定时器每隔预定时间间隔读取所述码流文件中的配置码流进行校验，并在检测到配置码流出现错误时，将备用配置码流写回到所述配置链中覆盖原始的配置码流实现修正、从而对所述多裸片FPGA进行配置刷新，其中，所述码流文件包括所述硅连接层配置电路对应的配置码流以及各个FPGA裸片对应的配置码流。

5.根据权利要求4所述的具有实时监测并修正配置信息功能的多裸片FPGA，其特征在于，备用配置码流存储在所述硅连接层，或者，存储在所述多裸片FPGA的外部存储设备中。

6.根据权利要求4所述的具有实时监测并修正配置信息功能的多裸片FPGA，其特征在于，所述CRC电路每隔预定时间间隔读取所述码流文件中的所有配置码流进行校验。

7.根据权利要求4所述的具有实时监测并修正配置信息功能的多裸片FPGA，其特征在于，所述CRC电路每隔预定时间间隔读取所述码流文件中预定配置电路对应的配置码流进行校验，所述预定配置电路包括所述硅连接层配置电路以及各个裸片配置电路中的一个或多个配置电路。