[发明专利]利用硅连接层形成片上网络的FPGA装置

说明书

本申请公开了一种利用硅连接层形成片上网络的FPGA装置，涉及FPGA技术领域，该FPGA装置内部设计有源的硅连接层，硅连接层内部布设硅连接层互连框架，FPGA裸片内部的各个裸片功能模块接入硅连接层互连框架与其共同形成片上网络，裸片功能模块与硅连接层互连框架中的网络接口和路由器形成为一个NOC节点，NOC节点互相连通，从而可以令未内建NOC网络的FPGA裸片中的裸片功能模块之间借由硅连接层互连框架实现高效互连通信，在提高FPGA装置内部的数据传输带宽和性能的基础上降低加工难度。

技术领域

本发明涉及FPGA技术领域，尤其是一种利用硅连接层形成片上网络的FPGA装置。

背景技术

FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种硬件可编程的逻辑器件，广泛应用于移动通信、数据中心、导航制导和自动驾驶等领域。随着新型应用对带宽、存储和数据处理能力的需求不断提高，目前会有一些做法在FPGA芯片内部集成NOC网络以提高通信性能，但是制作难度大、目前难以推广，而且这种做法会占用宝贵的芯片面积。

发明内容

本发明人针对上述问题及技术需求，提出了一种利用硅连接层形成片上网络的FPGA装置，本发明的技术方案如下：

一种利用硅连接层形成片上网络的FPGA装置，FPGA装置包括基板、层叠设置在基板上的硅连接层、层叠设置在硅连接层上的FPGA裸片；

FPGA裸片内至少包括若干个裸片功能模块、裸片硅堆叠连接模块和裸片连接点引出端，裸片硅堆叠连接模块内包括若干个裸片硅堆叠连接点，每个裸片功能模块分别与裸片硅堆叠连接点相连，裸片硅堆叠连接点通过重布线层内的顶层金属线与相应的裸片连接点引出端相连；

硅连接层内布设有硅连接层互连框架，硅连接层互连框架包括路由器、网络接口和路由通道，相邻的路由器分别通过路由通道相连，每个路由器连接一个网络接口；

FPGA裸片上与裸片功能模块相连的裸片连接点引出端连接到硅连接层内的网络接口，使得相应的裸片功能模块接入硅连接层互连框架形成片上网络，每个裸片功能模块连接硅连接层互连框架中的一个网络接口，裸片功能模块及其相连的网络接口和路由器构成片上网络中的一个NOC节点，各个NOC节点通过路由通道相连，FPGA裸片内的若干个裸片功能模块之间通过形成的片上网络互连通信。

其进一步的技术方案为，FPGA装置内部包括层叠设置在硅连接层上的若干个FPGA裸片，硅连接层覆盖所有的FPGA裸片；各个FPGA裸片内的裸片功能模块接入硅连接层互连框架，各个FPGA裸片内部的裸片功能模块之间通过形成的片上网络互连通信。

其进一步的技术方案为，FPGA装置内部还包括层叠设置在硅连接层上的人工智能裸片，人工智能裸片内包括若干个AI引擎、AI硅堆叠连接模块和AI连接点引出端，AI硅堆叠连接模块内包括若干个AI硅堆叠连接点，每个AI引擎分别与AI硅堆叠连接点相连，AI硅堆叠连接点通过重布线层内的顶层金属线与相应的AI连接点引出端相连；

人工智能裸片上与AI引擎相连的AI连接点引出端连接到硅连接层内的一个网络接口，使得相应的AI引擎接入硅连接层互连框架，每个AI引擎连接硅连接层互连框架中的一个网络接口，AI引擎及其相连的网络接口和路由器构成片上网络中的一个NOC节点；

每个AI引擎通过片上网络与其他功能IP模块互连通信，其他功能IP模块包括人工智能裸片内的其他AI引擎，和/或，其他人工智能裸片内的AI引擎，和/或，各个FPGA裸片内的各个裸片功能模块。

其进一步的技术方案为，硅连接层互连框架中的每个路由器包括5*5的全互通开关阵列及其相连的5组输入输出端口，其中一组输入输出端口连接对应的网络接口，其余4组输入输出端口分别设置在四个不同的方向，分别用于与四个方向相邻的路由器相连；各个路由器形成二维互联阵列。