[发明专利]U形铁电场效应晶体管存储单元串、存储器及制备方法

说明书

本发明公开了一种U形铁电场效应晶体管存储单元串、存储器及制备方法。该存储单元串，包括由两个第一柱状结构通过第二柱状结构连接而成形成的U形体、分离层(6)和间隔设置的多层的栅电极(4)；每层所述栅电极(4)，用于包围所述U形体；所述分离层(6)，贯穿于所述多层栅电极(4)，且位于所述U形体的开口内，用于隔离所述U形体的两个柱状结构，以使所述U形存储单元串中的存储单元的个数为所述U形存储单元串中的栅电极(4)层数的二倍。其中U形的存储单元串相比于现有技术，在设置同样层数的栅电极下，本发明的存储单元的个数更多，存储密度更高。

技术领域

本发明涉及存储器领域，尤其是涉及一种U形铁电场效应晶体管存储单元串、存储器及制备方法。

背景技术

铁电场效应晶体管(FeFET)是以铁电薄膜材料替代场效应晶体管(MOSFET)中的栅介质层，通过改变铁电薄膜材料的极化方向来控制沟道电流的导通和截止，从而实现信息的存储。FeFET存储器具有非易失性、低功耗、读写速度快等优点，且单元结构简单，理论存储密度大。特别地，FeFET可以实现三维集成，被认为是最有潜力的高密度新型存储器之一。

目前，经过研究现有三维FeFET存储器的不足之处是：现有的铁电薄膜层及其器件的均一性和电学性能差，即采用同样方法制备的两个存储器的性能差异性较大；第二，在制备的过程中，铁电薄膜层与沟道层之间的界面缺陷较多，导致器件的疲劳性能较差，器件之间的阈值电压和亚阈值摆幅差异较大，导致存储器的可靠性差；第三，现有的存储器的制备过程中，需要对介质层或铁电薄膜层刻蚀，容易对介质层和铁电薄膜层损伤，造成器件性能受到影响，影响存储器的可靠性。

发明内容

(一)发明目的

本发明的目的是提供一种U形铁电场效应晶体管存储单元串、存储器及制备方法，该存储单元串包括为由两个第一柱状结构通过第二柱状结构连接而形成的U形体，该U形体是通过沉积方法得到的，能够避免制备过程中对铁电薄膜层进行刻蚀，提高了存储器的可靠性；另外通过设置第一介质层和第二介质层使得铁电薄膜不直接与栅电极层和沟道层接触，避免铁电薄膜中的元素扩散及其与栅电极和沟道层的界面反应，进一步保证了铁电薄膜层和存储单元的质量和性能，减小存储单元之间的差异性，提高存储器的可靠性。

(二)技术方案

为解决上述问题，本发明的第一方面提供一种U形铁电场效应晶体管存储单元串，包括由两个第一柱状结构通过第二柱状结构连接所形成的U形体、分离层和间隔设置的多层的栅电极；每层栅电极，用于包围U形体；分离层，贯穿于多层栅电极，且位于所述U形体的开口内，用于隔离U形体的两个第一柱状结构，以使所述存储单元串中的存储单元的个数为所述存储单元串中的栅电极层数的二倍；所述柱状结构由外层至内层依次设置：第一介质层、铁电薄膜层、第二介质层和沟道层；所述第一介质层和所述第二介质层用于隔离所述铁电薄膜层，以避免所述铁电薄膜层与所述沟道层和所述栅电极直接接触，还使所述第一介质层和第二介质层均作为所述铁电薄膜层生长的种子层或应力调控层，促进所述铁电薄膜层中铁电相的生成，以使所述U形铁电场效应晶体管存储单元串中铁电薄膜层实现存储功能。

进一步的，还包括：填充层，设置在所述沟道层内，用于填满所述柱状结构的中心。

进一步的，所述沟道层的厚度不大于所述沟道层的耗尽层的厚度。

进一步的，相邻的所述栅电极之间设置有隔离层。