[发明专利]一种三维沟槽型铁电存储器及其制备方法

权利要求书

1.一种三维沟槽型铁电存储器，其特征在于，包括：

基底(1)；以及

设置在所述基底(1)上的导电层(2)；

所述导电层(2)上设置有层叠结构，所述层叠结构包括多层水平排布的隔离层(3)和控制栅电极(4)，且相邻两个所述隔离层(3)之间都设有所述控制栅电极(4)；

多个沟槽型存储单元串(5)竖直贯穿所述层叠结构，且所述沟槽型存储单元串(5)的底部嵌入所述导电层(2)中；

所述沟槽型存储单元串(5)包括：竖直贯穿所述层叠结构的沟槽孔(10)，所述沟槽孔(10)的槽底嵌入所述导电层(2)中；

所述沟槽孔(10)的侧壁和槽底依次铺设有缓冲层(6)、铁电薄膜层(7)、沟道层(8)和填充层(9)；

所述控制栅电极(4)与所述缓冲层(6)、所述铁电薄膜层(7)、所述沟道层(8)共同组成多个相互串联的铁电场效应晶体管。

2.根据权利要求1所述的三维沟槽型铁电存储器，其特征在于，

所述缓冲层(6)、所述铁电薄膜层(7)和所述沟道层(8)的长度小于或等于所述侧壁和槽底的长度。

3.根据权利要求1所述的三维沟槽型铁电存储器，其特征在于，

每个所述沟槽孔(10)的横截面的形状为矩形、梯形或者“V”型。

4.根据权利要求1所述的三维沟槽型铁电存储器，其特征在于，

所述基底(1)为半导体衬底，包括硅(Si)、锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)；

所述导电层(2)为金属电极或重掺杂的半导体材料。

5.根据权利要求1所述的三维沟槽型铁电存储器，其特征在于，

所述缓冲层(6)为氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiON)、氧化铝(Al₂O₃)、氧化铪(HfO₂)、氧化锆(ZrO₂)、氧化钛(TiO₂)、氧化镧(La₂O₃)、氮氧硅铪(HfSiON)、氧化锗(GeO₂)中的一种或多种。

6.根据权利要求1所述的三维沟槽型铁电存储器，其特征在于，

所述铁电薄膜层(7)为氧化铪(HfO₂)、氧化锆(ZrO₂)、掺杂其他元素的氧化锆(ZrO₂)或掺杂其他元素的氧化铪(HfO₂)；

所述其他元素包括硅(Si)、铝(Al)、锆(Zr)、镧(La)、铈(Ce)、锶(Sr)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)中的一种或多种。

7.根据权利要求1所述的三维沟槽型铁电存储器，其特征在于，

所述沟道层(8)为具有高载流子迁移率的氧化物半导体材料，为氧化铟镓锌(InGaZnO)、氧化铟锌(InZnO)、氧化铟锡锌(InSnZnO)、氧化锌锡(ZnSnO)、氧化锌铝锡(ZnAlSnO)、氧化硅锌锡(SiZnSnO)、氧化铟铝锌(InAlZnO)、氧化铟锆锌(InZrZnO)、氧化铟铪锌(InHfZnO)、氧化锌(ZnO)或氧化镓(Ga₂O₃)中的一种。

8.根据权利要求1所述的三维沟槽型铁电存储器，其特征在于，

所述填充层(9)为氧化硅(SiO₂)、氮化硅(Si₃N₄)或氮氧化硅(SiON)。

9.根据权利要求1所述的三维沟槽型铁电存储器，其特征在于，

所述隔离层(3)为氧化硅(SiO₂)或介电常数小于氧化硅(SiO₂)的绝缘材料；

所述控制栅电极(4)为重掺杂的多晶硅、氮化物金属电极或钨(W)。

10.一种三维沟槽型铁电存储器的制备方法，其特征在于，包括：

在基底(1)上设置导电层(2)；

在所述导电层(2)上依次交叠沉积预设层数的隔离层(3)和控制栅电极(4)；

形成贯穿所述隔离层(3)和所述控制栅电极(4)的多个沟槽孔(10)，且每个所述沟槽孔(10)的底部嵌于所述导电层(2)中；

在每个所述沟槽孔(10)的侧壁和槽底依次铺设缓冲层(6)、铁电薄膜层(7)和沟道层(8)；

在所述沟道层(8)的内壁上沉积填充层(9)以填满所述沟槽孔(10)，完成三维沟槽型铁电存储器的制备；

其中，所述控制栅电极(4)与所述缓冲层(6)、所述铁电薄膜层(7)、所述沟道层(8)共同组成多个相互串联的铁电场效应晶体管。