[发明专利]一种硅连接层具有可配置电路的多裸片FPGA

权利要求书

1.一种硅连接层具有可配置电路的多裸片FPGA，其特征在于，所述多裸片FPGA包括基板、层叠设置在所述基板上的硅连接层以及层叠设置在所述硅连接层上的若干个FPGA裸片，所述硅连接层覆盖所有的FPGA裸片；每个FPGA裸片内包括若干个可配置功能模块、环于各个可配置功能模块分布的互连资源模块、以及连接点引出端，所述FPGA裸片内的可配置功能模块至少包括可编程逻辑单元、硅堆叠连接模块和输入输出端口，所述硅堆叠连接模块内包括若干个硅堆叠连接点，所述FPGA裸片内的可编程逻辑单元分别与硅堆叠连接点和输入输出端口通过互连资源模块相连，所述FPGA裸片内的硅堆叠连接点通过重布线层内的顶层金属线与相应的连接点引出端相连；每个FPGA裸片中的连接点引出端通过所述硅连接层内的跨裸片连线与其他FPGA裸片中相应的连接点引出端相连，每个FPGA裸片可通过所述硅连接层内的跨裸片连线与其他任意一个FPGA裸片相连；FPGA裸片内的输入输出端口通过所述硅连接层上的硅通孔连接至所述基板；

所述硅连接层内包括依次相连的硅连接层配置端口、硅连接层配置电路以及硅连接层可配置逻辑模块，所述硅连接层通过所述硅连接层配置端口获取对应的配置码流，并由所述硅连接层配置电路对所述硅连接层可配置逻辑模块进行配置；

各个所述FPGA裸片内部包括依次相连的裸片配置端口、裸片配置电路和裸片可配置逻辑模块，FPGA裸片通过裸片配置端口获取对应的配置码流，并由所述裸片配置电路对所述裸片可配置逻辑模块进行配置；

所述多裸片FPGA内至少在所述硅连接层内还设置有CRC电路，所述CRC电路在所述多裸片FPGA的码流配置过程中对所述多裸片FPGA内部所有的配置码流进行监视。

2.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层配置端口、硅连接层配置电路与各个FPGA裸片的裸片配置端口和裸片配置电路通过所述硅连接层形成串行菊花链结构的配置链，所述配置链中的码流文件包括所述硅连接层对应的配置码流以及各个FPGA裸片对应的配置码流；则所述CRC电路设置在所述硅连接层内并监视所述配置链中的码流文件中的所有配置码流。

3.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层配置端口和硅连接层配置电路形成第一配置链，所述第一配置链中的第一码流文件包括所述硅连接层对应的配置码流；各个FPGA裸片的裸片配置端口和裸片配置电路通过所述硅连接层形成串行菊花链结构的第二配置链，所述第二配置链中的第二码流文件包括各个FPGA裸片对应的配置码流；则所述CRC电路包括第一CRC电路和第二CRC电路，所述第一CRC电路设置在所述硅连接层内并监视所述第一配置链中的第一码流文件中的配置码流，所述第二CRC电路设置在任意一个FPGA裸片内部并监视所述第二配置链中的第二码流文件中的配置码流。

4.根据权利要求1-3任一所述的多裸片FPGA，其特征在于，所述CRC电路采用CRC16、CRC32以及CRC8中的任意一种结构。

5.根据权利要求2所述的多裸片FPGA，其特征在于，所述硅连接层配置端口以及各个FPGA裸片的裸片配置端口的时钟信号输入管脚均相连并连接外部端口的时钟信号输入管脚，所述硅连接层配置端口以及各个FPGA裸片的裸片配置端口的控制信号输入管脚均相连并连接所述外部端口的控制信号输入管脚，所述硅连接层配置端口的数据输入管脚连接所述外部端口的数据输入管脚，第1个FPGA裸片的裸片配置端口的数据输入管脚连接所述硅连接层配置电路的数据输出端，第i个FPGA裸片的裸片配置电路的数据输出端连接到第i+1个FPGA裸片的裸片配置端口的数据输入管脚，所述硅连接层配置端口、硅连接层配置电路与各个FPGA裸片的裸片配置端口和裸片配置电路由此形成串行菊花链结构的配置链，其中i为参数且i的起始值为1；在所述多裸片FPGA的码流配置过程中，码流文件通过所述外部端口进入所述配置链。