[发明专利]利用硅连接层集成多裸片的片上网络的多裸片FPGA

说明书

本申请公开了一种利用硅连接层集成多裸片的片上网络的多裸片FPGA，涉及FPGA技术领域，该多裸片FPGA利用硅连接层集成多个FPGA裸片，且在硅连接层中设计硅连接层NOC网络，各个FPGA裸片内部的裸片NOC网络均连接硅连接层NOC网络，从而在整个多裸片FPGA内部构成更大规模的片上网络，裸片NOC网络之间通过硅连接层NOC网络互连通信，从而可以将多个小规模小面积的FPGA裸片级联实现大规模大面积的FPGA产品，减少加工难度，提高芯片生产良率，加快设计速度，同时可以提高多裸片FPGA内部的数据传输带宽，提高多裸片FPGA的性能。

技术领域

本发明涉及FPGA技术领域，尤其是一种利用硅连接层集成多裸片的片上网络的多裸片FPGA。

背景技术

FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种硬件可编程的逻辑器件，广泛应用于移动通信、数据中心、导航制导和自动驾驶等领域。随着新型应用对带宽、存储和数据处理能力的需求不断提高，对FPGA的规模、功能性和稳定性的要求也越来越高，对FPGA的设计和生产提出了新的要求。

发明内容

本发明人针对上述问题及技术需求，提出了一种利用硅连接层集成多裸片的片上网络的多裸片FPGA，该多裸片FPGA包括基板、层叠设置在基板上的硅连接层、层叠设置在硅连接层上的若干个FPGA裸片，硅连接层覆盖所有的FPGA裸片；每个FPGA裸片内分别包括裸片NOC网络、硅堆叠连接模块和连接点引出端，硅堆叠连接模块内包括若干个硅堆叠连接点，裸片NOC网络包括若干个通过路由通道相连的裸片路由节点，每个裸片路由节点包括通过网络接口相连的功能IP模块和路由器，相邻的裸片路由节点通过连接在路由器之间的路由通道相连；裸片路由节点中的路由器与硅堆叠连接点相连，硅堆叠连接点通过重布线层内的顶层金属线连接相应的连接点引出端；

硅连接层内布设有硅连接层NOC网络，硅连接层NOC网络包括若干个通过路由通道相连的硅连接层路由节点，每个硅连接层路由节点包括通过网络接口相连的功能IP模块和路由器，相邻的硅连接层路由节点通过连接在路由器之间的路由通道相连；每个FPGA裸片上与内部的裸片路由节点相连的连接点引出端连接到硅连接层NOC网络中的路由器，实现裸片路由节点与硅连接层路由节点的连接，使得各个FPGA裸片内部的裸片NOC网络与硅连接层NOC网络相连形成多裸片FPGA内部的片上网络，片上网络内部每个节点能够与任意一个其他节点互连通信，片上网络内部的节点包括硅连接层路由节点以及各个FPGA裸片内部的裸片路由节点。

其进一步的技术方案为，硅连接层NOC网络中每个硅连接层路由节点内部的路由器包括5*5的全互通开关阵列及其相连的五组输入输出端口，其中一组输入输出端口通过网络接口连接对应的功能IP模块，其余四组输入输出端口分别设置在四个不同的方向，分别用于与四个方向相邻的硅连接层路由节点中的路由器相连；硅连接层NOC网络中的各个硅连接层路由节点形成二维互连阵列。

其进一步的技术方案为，硅连接层NOC网络中包括至少两种不同的功能IP模块。

其进一步的技术方案为，硅连接层NOC网络中包括的功能IP模块包括FIFO模块、用于实现缓存功能。

其进一步的技术方案为，硅连接层NOC网络中包括的功能IP模块包括布设在硅连接层内的存储芯片，存储芯片包括HBM和DDR5中的至少一种。

其进一步的技术方案为，每个FPGA裸片内部的裸片路由节点为直接内建在FPGA裸片内的硬核IP节点或通过FPGA裸片内的逻辑资源配置形成的软核IP节点。

其进一步的技术方案为，各个FPGA裸片按照二维堆叠方式排布在硅连接层上，硅连接层NOC网络和各个FPGA裸片内部的裸片路由节点形成二维网络结构的片上网络。

本发明的有益技术效果是：