[发明专利]利用有源硅连接层实现时钟树的多裸片FPGA

权利要求书

1.一种利用有源硅连接层实现时钟树的多裸片FPGA，其特征在于，所述多裸片FPGA包括基板、层叠设置在所述基板上的硅连接层以及层叠设置在所述硅连接层上的若干个FPGA裸片，所述硅连接层覆盖所有的FPGA裸片；每个FPGA裸片通过所述硅连接层内的跨裸片连线与其他FPGA裸片相连，每个FPGA裸片可通过所述硅连接层内的跨裸片连线与其他任意一个FPGA裸片相连；FPGA裸片内的输入输出端口通过所述硅连接层上的硅通孔连接至所述基板；

所述硅连接层内部布设有源器件形成平衡时钟树，所述平衡时钟树的时钟输入端口获取时钟信号、各个时钟输出端口分别连接各个FPGA裸片的时钟端口，所述平衡时钟树中的时钟输入端口到各个时钟输出端口的延迟相同，所述时钟信号进入所述平衡时钟树并通过所述平衡时钟树分别推到各个FPGA裸片，使得各个FPGA裸片的时钟同步，所述时钟信号进入每个FPGA裸片后，再由每个FPGA裸片内部的时钟分布网络连接到FPGA裸片内各模块的时钟，并保持各模块的时钟同步；

其中，所述平衡时钟树的时钟输入端口到每个时钟输出端口分别形成为一条分支，不同分支的绕线路径相同或不同，相同绕线路径的分支上包含的有源器件相同，不同绕线路径的分支上包含的有源器件不同且绕线路径越长的分支上的有源器件的驱动能力越强，使得每条分支的延迟相同。

2.根据权利要求1所述的多裸片FPGA，其特征在于，所述平衡时钟树的时钟输入端口获取到的时钟信号来自于所述多裸片FPGA的外部，所述时钟信号通过外部端口经过所述硅连接层进入所述平衡时钟树。

3.根据权利要求1所述的多裸片FPGA，其特征在于，所述平衡时钟树的时钟输入端口获取到的时钟信号来自于所述多裸片FPGA中任意一个FPGA裸片内部的时钟产生模块。

4.根据权利要求3所述的多裸片FPGA，其特征在于，FPGA裸片内部的时钟产生模块为PLL、DCM或MMCM。

5.根据权利要求1所述的多裸片FPGA，其特征在于，所述平衡时钟树采用H型时钟树结构，所述平衡时钟树对称分层布局形成具有相同绕线结构和绕线距离的各个分支。

6.根据权利要求1所述的多裸片FPGA，其特征在于，所述平衡时钟树中各个分支具有不同的绕线结构并形成相等长度的绕线路径。

7.根据权利要求1所述的多裸片FPGA，其特征在于，所述平衡时钟树采用Buffer Tree结构。

8.根据权利要求1-4任一所述的多裸片FPGA，其特征在于，所述平衡时钟树内部还包括单端转差分转换电路，所述单端转差分转换电路设置在所述平衡时钟树的时钟输入端口处，所述平衡时钟树的时钟输出端口直接连接FPGA裸片的时钟端口或者通过差分转单端转换电路连接FPGA裸片的时钟端口。

9.根据权利要求1-4任一所述的多裸片FPGA，其特征在于，所述平衡时钟树内部还包括锁相环，所述锁相环设置在所述平衡时钟树的时钟输入端口处。