[发明专利]自主可控的全国产化四通道数字抗干扰基带电路及实现方法

权利要求书

1.一种自主可控的全国产化四通道数字抗干扰基带处理电路，其特征在于：包括FPGA抗干扰基带处理电路、DC/DC电源转换电路Ⅰ、DC/DC电源转换电路Ⅱ、DC/DC电源转换电路Ⅲ、DC/DC电源转换电路Ⅳ、DC/DC电源转换电路Ⅴ、中频变压器Ⅰ、中频变压器Ⅱ、中频变压器Ⅲ、中频变压器Ⅳ、中频变压器Ⅴ、A/D模数转换电路Ⅰ、A/D模数转换电路Ⅱ、时钟驱动电路、时钟分配电路、SPI NOR FLASH存储电路、D/A数模转换电路、RS422接口电路、JTAG接口电路、中频低通滤波器和EMI滤波电路；

所述FPGA抗干扰基带处理电路分别与A/D模数转换电路Ⅰ、A/D模数转换电路Ⅱ、时钟分配电路、SPI NOR FLASH存储电路、D/A数模转换电路、RS422接口电路和JTAG接口电路连接，所述中频变压器Ⅰ和中频变压器Ⅱ分别与A/D模数转换电路Ⅰ连接，所述中频变压器Ⅲ和中频变压器Ⅳ分别与A/D模数转换电路Ⅱ连接，所述时钟驱动电路与时钟分配电路连接，

所述D/A数模转换电路通过中频变压器Ⅴ与中频低通滤波器连接，所述RS422接口电路与EMI滤波电路连接，所述DC/DC电源转换电路Ⅰ分别通过DC/DC电源转换电路Ⅱ、DC/DC电源转换电路Ⅲ、DC/DC电源转换电路Ⅳ、DC/DC电源转换电路Ⅴ为时钟驱动电路、时钟分配电路、A/D模数转换电路Ⅰ、A/D模数转换电路Ⅱ、FPGA抗干扰基带处理电路、SPI NOR FLASH存储电路、D/A数模转换电路、RS422接口电路、JTAG接口电路、提供电源。

2.一种采用权利要求1所述的自主可控的全国产化四通道数字抗干扰基带处理电路的实现方法，其特征在于：步骤如下：

自主可控的全国产化四通道数字抗干扰基带处理电路是一块单元板，是卫星抗干扰天线抗干扰处理核心，该单元板安装在结构屏蔽腔内，通过低频和射频连接器分别与卫星抗干扰天线电源滤波单元和抗干扰变频模块相连接，其中与电源滤波单元主要是通过一对低频公母8管脚连接器对插实现RS422数据通信交互和DC+28V电源供电；与抗干扰变频模块是通过射频SMP系列接插件实现6路信号的交互，其中包括4路模拟中频信号IFⅠ～IFⅣ输入、1路62MHz时钟信号CLOCKIN输入和1路抗干扰处理后模拟中频B3信号输出；

自主可控的全国产化四通道数字抗干扰基带处理电路由卫星抗干扰天线电源滤波单元提供DC+28V直流输入电压，上电后该电路开始工作；

该电路将宽范围输入的直流4.5V～40V电压首先通过滤波，然后通过DC/DC电源转换电路Ⅰ转换成单路+5V电压，为整个四通道数字抗干扰基带电路供电；

数字+5V电压反馈给DC/DC电源转换电路Ⅰ的第二通道输出电压+1.8VFPGA，+1.8VFPGA主要为FPGA抗干扰基带处理电路供电；

数字+5V通过DC/DC电源转换电路Ⅱ变换输出+3.3V和+1.0V，其中+3.3V电压为FPGA抗干扰基带处理电路、时钟驱动电路，时钟分配电路、D/A数模转换电路供电和SPI NOR FLASH存储电路供电；

+1.0V为FPGA抗干扰基带处理电路的内核管脚供电，对电压精度要求较高，允许容差范围为±30mV；

数字+5V通过DC/DC电源转换电路Ⅲ、DC/DC电源转换电路Ⅳ和DC/DC电源转换电路Ⅴ分别变换输出+2.5V、+1.8VAD2和+1.8VAD1，+2.5V为D/A数模转换电路提供输入电压；+1.8VAD1和+1.8VAD2分别为A/D模数转换电路Ⅱ和A/D模数转换电路Ⅰ供电；

SPI NOR FLASH存储电路主要存储FPGA抗干扰基带处理电路抗干扰程序，FPGA抗干扰基带处理电路上电后会将SPI NOR FLASH存储电路中存储的抗干扰程序加载到FPGA芯片中并开始实时抗干扰处理工作；

卫星抗干扰天线抗干扰变频模块产生四路46.52±10.23MHz的北斗模拟中频信号IFⅠ～IFⅣ作为四通道数字抗干扰基带电路的输入信号然后分别通过四路模拟中频变压器Ⅰ～Ⅳ变换为四路双通道差分IFⅠ+、IFⅠ-、IFⅡ+、IFⅡ-、IFⅢ+、IFⅢ-、IFⅣ+和IFⅣ-的模拟中频信号；四路双通道差分模拟中频信号IFⅠ+、IFⅠ-、IFⅡ+、IFⅡ-、IFⅢ+、IFⅢ-、IFⅣ+和IFⅣ-分别经过双路四通道A/D模数转换电路Ⅰ和A/D模数转换电路Ⅱ转换成数字信号送给FPGA抗干扰基带处理电路抗干扰处理；

卫星抗干扰天线抗干扰变频模块产生的62MHz时钟CLOCKIN方波信号作为时钟驱动电路的输入信号，驱动后62MHz时钟方波信号通过时钟分配电路输出三路差分同步时钟信号CLOCKⅠ+、CLOCKⅠ-、CLOCKⅡ+、CLOCKⅡ-、CLOCKⅢ+和CLOCKⅢ-，分别为A/D模数转换电路Ⅱ、A/D模数转换电路Ⅰ和FPGA抗干扰基带处理电路提供时钟信号；

差分同步时钟信号CLOCKⅠ+和CLOCKⅠ-作为基准，A/D模数转换电路Ⅱ将差分模拟中频信号IFⅢ+、IFⅢ-、IFⅣ+和IFⅣ-采样成以补码形式传输的数字信号给FPGA抗干扰基带处理电路进行处理；

差分同步时钟信号CLOCKⅡ+和CLOCKⅡ-作为基准，A/D模数转换电路Ⅰ将差分模拟中频信号IFⅠ+、IFⅠ-、IFⅡ+和IFⅡ-采样成以补码格式传输的数字信号给FPGA抗干扰基带处理电路进行处理；

差分同步时钟信号CLOCKⅢ+和CLOCKⅢ-作为基准，FPGA抗干扰基带处理电路将补码格式的四路双通道差分数字中频信号进行抗干扰处理；

抗干扰处理后的数字信号通过D/A数模转换电路转换为差分模拟北斗中频信号DA+和DA-，然后通过中频变压器Ⅴ将模拟差分信号变成单端模拟中频信号，最终通过中频低通滤波器实现46.52MHz±10.23MHz模拟中频信号低通滤波，抑制大于56.78MHz时带外高频信号辐射能力，符合电磁兼容对信号辐射量敏感度的控制要求；模拟B3中频信号输出给抗干扰变频模块经上变频变成1268.52MHz±10.23MHz射频信号供接收机进行解算处理；

RS422接口电路主要实现调试和程序在线升级，上报四通道抗干扰基带电路工作状态和与外部用户数据指令通信； EMI滤波电路主要是实现RS422输入/输出的四路差分信号的滤波，滤除产品本身在执行应有功能的过程中会产生不利于其它系统的电磁噪声，提高电磁兼容性，配合卫星抗干扰天线满足国军标GJB151A-1997《军用设备和分系统电磁发射和敏感度要求》电磁兼容性要求，减少信号辐射量；

JTAG接口电路主要是实现FPGA芯片与上位机编译软件的交互，实现软件程序的加载与在线调试。