[发明专利]包括熔丝锁存器的半导体器件

权利要求书

1.一种半导体器件的熔丝锁存器，该半导体器件的熔丝锁存器包括：

第一NMOS晶体管和第二NMOS晶体管，该第一NMOS晶体管和该第二NMOS晶体管各自被配置为通过所述第一NMOS晶体管和所述第二NMOS晶体管的栅极端子接收第一控制信号，并响应于所述第一控制信号而发送熔丝单元数据；

第一反相器，该第一反相器包括串联联接在电源电压和接地电压之间的第一PMOS晶体管和第三NMOS晶体管，其中，所述第一反相器的输入节点联接至所述第二NMOS晶体管，并且所述第一反相器的输出节点联接至所述第一NMOS晶体管；

第二反相器，该第二反相器包括串联联接在所述电源电压和所述接地电压之间的第二PMOS晶体管和第四NMOS晶体管，使得所述第二反相器的输入节点联接至所述第一反相器的所述输出节点，并且所述第二反相器的输出节点联接至所述第一反相器的所述输入节点；

第五NMOS晶体管，该第五NMOS晶体管的栅极端子联接至所述第一反相器的所述输入节点和所述第二反相器的所述输出节点，并且该第五NMOS晶体管的第一端子联接至数据输出端子；以及

第六NMOS晶体管，该第六NMOS晶体管被配置为通过该第六NMOS晶体管的栅极端子接收第二控制信号，并且被配置为响应于所述第二控制信号而选择性地将所述接地电压联接至所述第五NMOS晶体管的第二端子，

其中，所述第一NMOS晶体管和所述第二NMOS晶体管形成在第一有源区中，所述第一PMOS晶体管和所述第二PMOS晶体管形成于在第一方向上位于所述第一有源区的一侧的第二有源区中，所述第三NMOS晶体管和所述第四NMOS晶体管形成于在所述第一方向上位于所述第二有源区的一侧的第三有源区中，并且所述第五NMOS晶体管和所述第六NMOS晶体管形成于在所述第一方向上位于所述第三有源区的一侧的第四有源区中。

2.根据权利要求1所述的半导体器件的熔丝锁存器，其中，所述第一NMOS晶体管的第一端子和所述第二NMOS晶体管的第一端子分别设置在所述第一有源区的两端。

3.根据权利要求1所述的半导体器件的熔丝锁存器，其中，所述第一PMOS晶体管的第一端子和所述第二PMOS晶体管的第一端子分别设置在所述第二有源区的两端。

4.根据权利要求1所述的半导体器件的熔丝锁存器，其中，所述第三NMOS晶体管的第一端子和所述第四NMOS晶体管的第一端子分别设置在所述第三有源区的两端。

5.根据权利要求1所述的半导体器件的熔丝锁存器，其中，所述第五NMOS晶体管的第一端子和所述第六NMOS晶体管的第一端子分别设置在所述第四有源区的两端。

6.根据权利要求1所述的半导体器件的熔丝锁存器，其中，所述第一NMOS晶体管的与所述第一有源区的第一部分交叠的部分与所述第二NMOS晶体管的与所述第一有源区的第二部分交叠的部分隔离。

7.根据权利要求1所述的半导体器件的熔丝锁存器，其中，所述第一PMOS晶体管的与所述第二有源区的第一部分交叠的部分与所述第二PMOS晶体管的与所述第二有源区的第二部分交叠的部分隔离。

8.根据权利要求1所述的半导体器件的熔丝锁存器，其中，所述第三NMOS晶体管的与所述第三有源区的第一部分交叠的部分与所述第四NMOS晶体管的与所述第三有源区的第二部分交叠的部分隔离。

9.根据权利要求1所述的半导体器件的熔丝锁存器，其中，所述第五NMOS晶体管的与所述第四有源区的第一部分交叠的部分与所述第六NMOS晶体管的与所述第四有源区的第二部分交叠的部分隔离。