[发明专利]半导体装置及其制造方法

说明书

本公开涉及一种半导体装置及其制造方法。该半导体装置包括一具有一第一晶格常数的基底、一第一字元线设置于该基底和多个应力区域相邻设置于该第一字元线的侧壁的下部部分。所述多个应力区域具有一第二晶格常数，且该第二晶格常数和该基底的第一晶格常数不同。

技术领域

本公开主张2019/09/05申请的美国正式申请案第16/561,489号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

背景技术

半导体装置被用于各种电子设备的应用当中，例如个人电脑、手机、数码相机和其他电子设备。为满足对计算能力不断增长的需求，半导体装置的尺寸不断地缩小。然而，半导体装置微型化的过程使其制造方面遭遇着各种问题，这些问题将影响半导体装置最终的电特性、品质和产率。因此，在提高半导体装置的性能、品质、产率和可靠性等方面仍然面临挑战。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开的一实施例提供一种半导体装置，包括一具有一第一晶格常数的基底、一第一字元线设置于该基底和多个应力区域相邻设置于该第一字元线的侧壁的下部部分。所述多个应力区域具有一第二晶格常数，且该第二晶格常数和该基底的第一晶格常数不同。

在本公开的一些实施例中，所述多个应力区域的底部低于该第一字元线的底部。

在本公开的一些实施例中，该第一字元线包括一第一字元线沟渠、一第一字元线绝缘层、一第一字元线电极和一第一字元线覆盖层，该第一字元线沟渠设置于该基底中，该第一字元线绝缘层覆盖该第一字元线沟渠的内表面，该第一字元线电极设置于该第一字元线绝缘层之上并位于该第一字元线沟渠中，该第一字元线覆盖层设置于该第一字元线电极之上并位于该第一字元线沟渠中，所述多个应力区域分别对应地贴设于该第一字元线绝缘层的侧壁的下部部分。

在本公开的一些实施例中，所述多个应力区域的底部低于该第一字元线的底部约0.5纳米至约500纳米。

在本公开的一些实施例中，该第一字元线覆盖层由一包括绝缘材料的单层结构所形成，且绝缘材料的介电常数约当4.0或大于4.0。

在本公开的一些实施例中，该第一字元线覆盖层由一堆叠层所形成，该堆叠层包括一底部覆盖层和一顶部覆盖层，该底部覆盖层设置于该第一字元线电极之上，该顶部覆盖层设置于该底部覆盖层之上，该底部覆盖层由氧化铪、氧化锆、氧化铝、氧化钛、氧化镧、钛酸锶、铝酸镧、氧化钇、三氧化镓(III)、氧化镓钆、钛酸锆铅、钛酸锶钡或其混合物所形成，该顶部覆盖层由氧化硅、氮化硅、氮氧化硅、氧化氮化硅或掺杂氟的硅酸盐所形成。

在本公开的一些实施例中，该第一字元线覆盖层的侧壁直接和该第一字元线绝缘层的内表面的上部部分相接触。

在本公开的一些实施例中，该第一字元线覆盖层的侧壁直接和该第一字元线沟渠的内表面的上部部分相接触。

在本公开的一些实施例中，该第一字元线沟渠的底部是平坦的。

在本公开的一些实施例中，该半导体装置还包括一位元线设置于该基底之上。

在本公开的一些实施例中，该半导体装置还包括一位元线设置于该基底之上，其中该位元线包括一位元线开口、一位元线接触插塞、一位元线底部电极、一位元线顶部电极、一位元线遮罩和多个位元线间隙壁，该位元线开口设置于该基底中，该位元线接触插塞设置于该位元线开口中，该位元线接触插塞的侧壁和该位元线开口的侧壁彼此间隔开，该位元线底部电极设置于该位元线接触插塞之上，该位元线顶部电极设置于该位元线底部电极之上，该位元线遮罩设置于该位元线顶部电极之上，所述多个位元线间隙壁分别对应地覆盖该位元线遮罩的侧壁、该位元线顶部电极的侧壁、该位元线底部电极的侧壁和该位元线接触插塞的侧壁。