[发明专利]一种移位寄存器、其驱动方法及栅极驱动电路、显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括：

输入电路，被配置为响应于输入信号端的信号，将所述输入信号端的信号提供给上拉节点；

第一复位电路，被配置为响应于复位信号端的信号，将第一参考信号端的信号提供给所述上拉节点；所述第一复位电路包括：第一晶体管，所述第一晶体管的沟道宽长比为50:4.6-2000:4.6；

第二复位电路，被配置为响应于所述复位信号端的信号，将电源端的信号提供给下拉节点；

控制电路，被配置响应于所述上拉节点所写入所述输入信号端的信号，将所述第一参考信号端的信号写入所述下拉节点；以及响应于所述下拉节点所写入所述电源端的信号，将所述第一参考信号端的信号写入所述上拉节点；

第一输出电路，被配置为根据所述上拉节点和所述下拉节点的信号，使级联信号输出端输出信号；

第二输出电路，被配置为根据所述上拉节点和所述下拉节点的信号，使驱动信号输出端输出信号。

2.如权利要求1所述的移位寄存器，其特征在于，所述第一晶体管的控制端与所述复位信号端电连接，所述第一晶体管的第一端与所述第一参考信号端电连接，所述第一晶体管的第二端与所述上拉节点电连接。

3.如权利要求2所述的移位寄存器，其特征在于，所述电源端包括：M个子电源端；所述下拉节点包括：M个下拉子节点；所述第二复位电路包括：M个第二子复位电路；其中，所述M个第二子复位电路中的第m个第二子复位电路对应所述M个下拉子节点中的第m个下拉子节点；M为整数且M≥1，m为整数且1≤m≤M；

所述第m个第二子复位电路被配置为响应于所述复位信号端的信号，将第m个子电源端的信号提供给所述第m个下拉子节点。

4.如权利要求3所述的移位寄存器，其特征在于，所述第m个第二子复位电路包括：第m个第二晶体管，其中，所述第m个第二晶体管的控制端与所述复位信号端电连接，所述第m个第二晶体管的第一端与所述第m个子电源端电连接，所述第m个第二晶体管的第二端与所述第m个下拉子节点电连接；所述第m个第二晶体管的宽长比大于所述第一晶体管的宽长比。

5.如权利要求3所述的移位寄存器，其特征在于，所述控制电路包括：M个子控制电路；其中，所述M个子控制电路中的第m个子控制电路对应所述M个下拉子节点中的第m个下拉子节点；M为整数且M≥1，m为整数且1≤m≤M；

所述第m个子控制电路被配置为响应于所述上拉节点所写入所述输入信号端的信号，将所述第一参考信号端的信号写入所述第m个下拉子节点；以及响应于所述第m个下拉子节点所写入所述第m个子电源端的信号，将所述第一参考信号端的信号写入所述上拉节点；

所述第一输出电路被配置为根据所述上拉节点和所述M个下拉子节点的信号，使所述级联信号输出端输出信号；

所述第二输出电路被配置为根据所述上拉节点和所述M个下拉子节点的信号，使所述驱动信号输出端输出信号。

6.如权利要求5所述的移位寄存器，其特征在于，所述第m个子控制电路包括：第m个第三晶体管、第m个第四晶体管、第m个第五晶体管、第m个第六晶体管和第m个第七晶体管；

所述第m个第三晶体管的控制端与第一端均与所述第m个子电源端 电连接，所述第m个第三晶体管的第二端与所述第m个第四晶体管的控制端电连接；

所述第m个第四晶体管的第一端与所述第m个子电源端 电连接，所述第m个第四晶体管的第二端与所述第m个下拉子节点电连接；

所述第m个第五晶体管的控制端与所述上拉节点电连接，所述第m个第五晶体管的第一端与所述第一参考信号端电连接，所述第m个第五晶体管的第二端与所述第m个下拉子节点电连接；

所述第m个第六晶体管的控制端与所述上拉节点电连接，所述第m个第六晶体管的第一端与所述第一参考信号端电连接，所述第m个第六晶体管的第二端与所述第m个第四晶体管的控制端电连接；

所述第m个第七晶体管的控制端与所述第m个下拉子节点电连接，所述第m个第七晶体管的第一端与所述第一参考信号端电连接，所述第m个第七晶体管的第二端与所述上拉节点电连接。