[发明专利]一种基于结构和时序的时钟树质量检测方法及装置

说明书

本发明公开了一种基于结构和时序的时钟树质量检测方法及装置，检测方法包括：抓取待检测时钟树的扇出，并对所有扇出进行分析得到待检测时钟树的实际参数；根据待测时钟树的叶节点总数和预设的扇出约束数，计算得到待测时钟的理论参数，将实际参数与理论参数一一对应进行比对，根据每一参数的比对结果得到待检测时钟树的质量检测结果。本发明提供一种基于结构和时序的时钟树质量检测方法及装置，以解决现有技术对时钟树质量的检测结果不可靠的技术问题。

技术领域

本发明涉及芯片设计技术领域，尤其是涉及一种基于结构和时序的时钟树质量检测方法及装置。

背景技术

目前集成电路事业蓬勃发展，随着芯片集成度越来越高，芯片面积越来越大，芯片时序收敛也变得越来越有难度。而时序收敛的重中之重时钟树的建立也成为业界重点研究和发展的对象。主要的电子设计自动化工具供应商都针对时钟树发展了很多算法来提升和改进时钟树的质量。但是在不同的工艺和芯片应用方向上，时钟树的建立要求和实现方式还是多种多样的，并且与使用工具的工程师的想法和经验有很大相关性。因此针对时钟树质量的检测就成为一个研究方向。

现有的时钟树质量检测方法通常在是时钟树本身建立成功后，以全芯片实现的结果作为导向，来反向推断时钟树整体或者部分机构的质量，但是现有技术在芯片实现的结果在可接受范围内时，默认时钟树的质量没有问题，导致时钟树质量的检测结果不可靠。

发明内容

本发明提供一种基于结构和时序的时钟树质量检测方法及装置，以解决现有技术对时钟树质量的检测结果不可靠的技术问题。

本发明的第一实施例提供了一种基于结构和时序的时钟树质量检测方法，包括：

抓取待检测时钟树的扇出，并对所有所述扇出进行分析得到所述待检测时钟树的实际参数；所述实际参数包括实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差；

根据所述待测时钟树的叶节点总数和预设的扇出约束数，计算得到所述待测时钟的理论级数和理论时钟树单元数；

根据所述待检测时钟树的时钟域面积，计算得到所述待检测时钟树的物理需求级数；

根据所述物理需求级数、所述理论级数，计算得到所述待检测时钟树的理论时钟树级数和理论时钟树总延时长；

获取所述待检测时钟树的引入延时、OCV参数和目标差，根据所述理论级数、所述引入延时、所述OCV参数和所述目标差，计算得到理论时钟树最大延时；

将所述理论时钟级数、所述理论时钟树单元数、所述理论时钟树总延时长和所述理论时钟树最大延时作为所述待检测时钟树的理论参数，将所述实际参数与所述理论参数一一对应进行比对，根据每一参数的比对结果得到所述待检测时钟树的质量检测结果。

进一步地，所述抓取待检测时钟树的扇出，并对所有所述扇出进行分析得到所述待检测时钟树的实际参数，具体为：

逐级按照所述待检测时钟的层次抓取扇出，得到所述待检测时钟树的扇出层次级数以及每一级扇出的数量；

根据所述扇出层次级数以及所述每一级扇出的数量得到所述待检测时钟树的实际时钟树级数、实际时钟树单元数、实际时钟树总延时长和实际时钟树最大延时差。

进一步地，所述根据所述待检测时钟树的时钟域面积，计算得到所述待检测时钟树的物理需求级数，具体为：

获取所述待检测时钟树的时钟域在芯片上的跨度范围，根据所述跨度范围的宽与高之和，结合每级单元的推动距离计算得到物理需求级数。

进一步地，所述根据所述物理需求级数、所述理论级数，计算得到所述待检测时钟树的理论时钟树级数和理论时钟树总延时长，具体为：

将所述物理需求级数与所述理论级数进行累加得到理论时钟树级数；