[发明专利]3D NAND存储器的形成方法

说明书

一种3D NAND存储器的形成方法，在所述半导体衬底上形成有牺牲层和隔离层交替层叠的堆叠结构后，形成若干贯穿所述堆叠结构的沟道孔，所述沟道孔侧壁依次形成有电荷存储层、沟道层以及填充层，所述填充层包括位于沟道层表面的第一材料层和位于沟道孔内及堆叠结构顶部表面第二材料层，所述第一材料层与所述第二材料层的材料不相同；刻蚀去除所述沟道孔中部分所述填充层，形成暴露出所述沟道层部分表面的凹槽，且刻蚀时对第二材料层的刻蚀速率大于对第一材料层的刻蚀速率。本发明通过形成特定结构的填充层，通过一步刻蚀工艺刻蚀去除所述沟道孔中的部分填充层，形成暴露出所述沟道层部分表面的凹槽，简化了工艺步骤，并提高了刻蚀效率。

技术领域

本发明涉及半导体制作领域，尤其涉及一种3D NAND存储器的形成方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的3D NAND存储器。

现有3D NAND存储器的形成过程一般包括：在衬底上形成氮化硅层和氧化硅层交替层叠的堆叠层；刻蚀所述堆叠层，在堆叠层中形成沟道孔，在形成沟道孔后，刻蚀沟道孔底部的衬底，在衬底中形成凹槽；在沟道孔底部的凹槽中，通过选择性外延生长(SelectiveEpitaxial Growth)形成外延硅层，通常该外延硅层也称作SEG；在所述沟道孔中形成电荷存储层和位于电荷存储层上的沟道层，所述沟道层与外延硅层(SEG)连接；在沟道层上形成填充满沟道孔的填充层；去除氮化硅层，在去除氮化硅层的位置形成控制栅；去除沟道孔中部分厚度的填充层，形成暴露出部分沟道层表面的凹槽；在凹槽中形成与沟道层连接的导电插塞。

但是现有在沟道孔中形成暴露出部分沟道层表面的凹槽工艺较为复杂。

发明内容

本发明所要解决的技术问题是怎样防止多层堆叠结构的3D NAND存储器中整层控制栅漏电的问题。

本发明提供了一种3D NAND存储器的形成方法，包括：

提供半导体衬底，所述半导体衬底上形成有牺牲层和隔离层交替层叠的堆叠结构；

形成若干贯穿所述堆叠结构的沟道孔，所述沟道孔侧壁依次形成有电荷存储层、沟道层以及填充层，所述填充层包括位于沟道层表面的第一材料层和位于沟道孔内及堆叠结构顶部表面第二材料层，所述第一材料层与所述第二材料层的材料不相同；

刻蚀去除所述沟道孔中部分所述填充层，形成暴露出所述沟道层部分表面的凹槽，且刻蚀时对第二材料层的刻蚀速率大于对第一材料层的刻蚀速率；

在所述凹槽中形成导电插塞。

可选的，所述刻蚀去除所述沟道孔中的部分所述填充层的刻蚀工艺为各项同性的湿法刻蚀工艺或者各项同性的干法刻蚀工艺，所述刻蚀整个整个过程中采用的刻蚀参数始终是一致的。

可选的，所述第一材料层的材料为氧化硅或氮化硅，所述第二材料层的材料为氮化硅或氧化硅。

可选的，所述第一材料层的材料为氧化硅，所述第二材料层的材料为氮化硅时，所述刻蚀去除所述沟道孔中的部分所述填充层的刻蚀工艺为各项同性的湿法刻蚀工艺，所述各项同性的湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。

可选的，所述第一材料层的材料为氮化硅，所述第二材料层的材料为氧化硅时，所述刻蚀去除所述沟道孔中的部分所述填充层的刻蚀工艺为各项同性的湿法刻蚀工艺，所述各项同性的湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。

可选的，所述导电插塞的材料为金属或掺杂的多晶硅。