[发明专利]与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶及其制作方法

权利要求书

1.与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法，其特征在于，包括以下步骤：

1)在衬底(24)上形成N型阱注入区，并在N型阱注入区内形成N型阱(13)；在N型阱注入区以外区域形成自对准P型阱区，并内形成自对准P型阱(20)；

2)在N型阱注入区内形成P型MOS轻掺杂源漏注入区(12)和P型MOS源漏注入区(17)，并分别完成P型MOS轻掺杂源漏和P型MOS源漏的注入；

3)在N型阱注入区和自对准P型阱区部分表面形成n埃米的LOCOS场氧化层(11)，在N型阱注入区和自对准P型阱区未被LOCOS场氧化层(11)覆盖的表面区域形成m1埃米的厚栅氧化层；n，m1为自然数；

4)在LOCOS场氧化层(11)的平坦表面淀积多晶层(18)；在多晶层(18)表面淀积氧氮介质层(19)；在氧氮介质层(19)表面淀积栅多晶层(15)；

5)在低压器件有源区域去除m1埃米厚栅氧化层，完成清洗后形成m2埃米的低压MOS薄栅氧化层(14)；m2为自然数；

6)在低压MOS薄栅氧化层(14)上利用低压化学汽相沉积法淀积f埃米栅多晶层(15)；利用POCL3工艺完成栅多晶层掺杂；f为自然数；

7)利用低压化学汽相沉积法工艺在栅多晶层(15)上淀积g埃米厚度的氮氧介质保护层(23)，并采用光刻刻蚀工艺完成栅多晶层(15)曝光刻蚀；g为自然数；

8)对所述刻蚀后的栅多晶层(15)进行热氧化，并完成MOS管轻掺杂源漏注入；

9)完成侧壁保护层(16)复合介质淀积，并完成栅多晶侧壁回刻制作，形成π型栅多晶结构；

10)完成常规CMOS源漏注入工艺，并采用快速退火工艺激活掺杂杂质和消除薄膜应力；

11)采用低压化学汽相沉积法淀积二氧化硅介质层；

12)在上述膜层上，采用PECVD淀积USG低介电系数膜层，改善台阶填充覆盖性能；

13)采用化学机械抛光CMP工艺完成膜层平坦化加工，并采用干法刻蚀工艺完成器件接触孔加工；

14)采用钨溅射工艺和钨化学机械平坦化工艺完成器件接触孔填充加工，溅射铝硅铜膜层并完成金属连线刻蚀加工。

2.根据权利要求1所述的与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法，其特征在于：在所述LOCOS场氧化层(11)未覆盖的区域表面形成屏蔽保护层；在所述LOCOS场氧化层(11)未覆盖的区域形成厚栅氧化层之前，去除所述屏蔽保护层。

3.根据权利要求1所述的与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法，其特征在于，高压MOS厚栅氧化层(22)和低压MOS薄栅氧化层(14)形成的步骤为：

1)在阱表面未被LOCOS场氧化层(11)覆盖的区域形成m1埃米厚栅氧化层；

2)在低压器件有源区域去除m₁埃米厚栅氧化层，完成清洗后形成m2埃米薄栅氧化层，其余厚度未改变的厚栅氧化层即为高压MOS厚栅氧化层(22)。

4.根据权利要求1所述的与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法，其特征在于，高压MOS厚栅氧化层(22)表面的栅多晶层(15)具有栅多晶层顶层氧氮介质保护层(23)；利用后续栅多晶侧壁回刻工艺，完成高压器件的栅多晶π型保护结构。

5.根据权利要求1所述的与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法，其特征在于，低压MOS薄栅氧化层(14)表面的栅多晶层(15)具有栅多晶层顶层氧氮介质保护层；利用后续栅多晶侧壁回刻工艺，完成低压器件的栅多晶π型保护结构。

6.基于权利要求1至5任一项所述的与双栅氧高低压CMOS工艺兼容提高器件稳定性的π型栅多晶制作方法制作的器件，其特征在于：包括衬底(24)、N型阱(13)、自对准P型阱(20)、LOCOS场氧化层(11)、低压MOS薄栅氧化层(14)、栅多晶层(15)、P 型MOS轻掺杂源漏注入区(12)、侧壁保护层(16)、P型MOS源漏注入区(17)、多晶层(18)、氧氮介质层(19)、N型MOS源漏注入区(21)、高压MOS厚栅氧化层(22)、栅多晶层顶层氧氮介质保护层(23)、硅/多晶硅-金属层M1间接触孔(25)、硅/多晶硅/场氧-金属层M1层间ILD介质平坦化层(26)、多层金属层间IMD介质平坦化层(27)、第一层金属膜层M1(28)、多层金属层间通孔(29)、顶层金属层M2(30)和栅多晶膜层刻蚀后氧化膜层(31)；

所述π型栅多晶结构应用于低压MOS管区域、低VCL多晶电容区域、高压MOS管区域和/或高VCL多晶电容区域；

位于低VCL多晶电容区域和高VCL多晶电容区域下方的膜层为LOCOS场氧化层(11)平坦区域；

位于低压PMOS管区域的N型阱内形成有P型MOS轻掺杂源漏注入区(12)和P型MOS源漏注入区(17)；

位于高压NMOS管区域的自对准P型阱(20)内形成有N型MOS源漏注入区(21)和提高耐压的漏工程N型阱区(13)；

所述N型阱和自对准P型阱定义的有源区外其他表面覆盖有LOCOS场氧化层(11)；

所述N型阱和自对准P型阱位于衬底(24)之上；

位于低压PMOS管区域定义为有源区的表面覆盖有低压MOS薄栅氧化层(14)；

位于高压NMOS管区域定义为有源区的表面覆盖有高压MOS厚栅氧化层(22)；

所述多晶层(18)表面覆盖有氧氮介质层(19)；

所述多晶层(18)通过多晶硅-金属层M1间接触孔(25)与第一层金属膜层M1(28)连通；

所述栅多晶层(15)表面覆盖有栅多晶层顶层氧氮介质保护层(23)；

所述栅多晶层(15)通过多晶硅-金属层M1间接触孔(25)与第一层金属膜层M1(28)连通；

所述栅多晶层(15)的侧壁为栅多晶膜层刻蚀后氧化膜层(31)；

所述栅多晶膜层刻蚀后 氧化膜层(31)的外侧壁覆盖有侧壁保护层(16)；

所述P型MOS源漏注入区(17)通过硅-金属层M1间接触孔(25)与第一层金属膜层M1(28)连通；

所述N型MOS源漏注入区(21)通过硅-金属层M1间接触孔(25)与第一层金属膜层M1(28)连通；

第一层金属膜层M1(28)之下填充有硅/多晶硅/场氧-金属层M1层间ILD介质平坦化层(26)；

所述第一层金属膜层M1(28)通过多层金属层间通孔(29)与顶层金属层M2(30)连通；

所述第一层金属膜层M1(28)、顶层金属层M2(30)之间填充有多层金属层间IMD介质平坦化层(27)。