[发明专利]一种输出缓冲器和源极驱动器

权利要求书

1.一种输出缓冲器，其特征在于，所述输出缓冲器包括前置驱动电路、输出级电路、第一栅极驱动增强电路和第二栅极驱动增强电路；

所述前置驱动电路包括第一或门和第一与门；

所述输出级电路包括一第一P型晶体管和一第一N型晶体管；所述第一P型晶体管的栅极VPG通过所述第一栅极驱动增强电路与所述第一或门的输出端连接，所述第一栅极驱动增强电路用于向所述第一P型晶体管的栅极VPG增加过驱动电压以增强所述第一P型晶体管的驱动能力；所述第一N型晶体管的栅极VNG通过所述第二栅极驱动增强电路与所述第一与门的输出端连接，所述第二栅极驱动增强电路用于向所述第一N型晶体管的栅极VNG增加过驱动电压以增强所述第一N型晶体管的驱动能力。

2.根据权利要求1所述的输出缓冲器，其特征在于，

所述第一栅极驱动增强电路包括第三反相器、第四反相器、第二P型晶体管、第三P型晶体管、第二N型晶体管、第三N型晶体管、第四N型晶体管和第一升压电容；

所述第三反相器、所述第四反相器和所述第一升压电容依次串联连接，所述第三反相器的输入端与所述第一或门的输出端连接；

所述第二P型晶体管的源极与VDDIO接口相连接，所述第二P型晶体管的漏极和所述第二N型晶体管的漏极相连接，所述第二P型晶体管的栅极和所述第二N型晶体管的栅极分别连接于所述第三反相器的输出端；

所述第三P型晶体管、所述第四N型晶体管和所述第三N型晶体管依次串联连接，所述第三N型晶体管的栅极与所述第二P型晶体管的漏极相连接，所述第二N型晶体管的源极和所述第一升压电容远离所述第四反相器的一端分别连接于所述第三N型晶体管的漏极。

3.根据权利要求2所述的输出缓冲器，其特征在于，

所述第一升压电容的容值大于所述第一P型晶体管的第一栅极寄生电容。

4.根据权利要求1所述的输出缓冲器，其特征在于，

所述第二栅极驱动增强电路包括第五反相器、第六反相器、第四P型晶体管、第五P型晶体管、第六P型晶体管、第五N型晶体管、第六N型晶体管和第二升压电容；

所述第五反相器、所述第六反相器和所述第二升压电容依次串联连接，所述第五反相器的输入端与所述第一与门的输出端连接；

所述第六N型晶体管的源极与VSSIO接口相连接，所述第六N型晶体管的漏极和所述第六P型晶体管的漏极相连接，所述第六N型晶体管的栅极和所述第六P型晶体管的栅极分别连接于所述第五反相器的输出端；

所述第四P型晶体管、所述第五P型晶体管和所述第五N型晶体管依次串联连接，所述第四P型晶体管的栅极与所述第六N型晶体管的漏极相连接，所述第六P型晶体管的源极和所述第二升压电容远离所述第六反相器的一端分别连接于所述第四P型晶体管的漏极。

5.根据权利要求4所述的输出缓冲器，其特征在于，

所述第二升压电容的容值大于所述第一N型晶体管的第二栅极寄生电容。

6.根据权利要求1所述的输出缓冲器，其特征在于，所述输出缓冲器还包括：

增强电路的控制电路，所述增强电路的控制电路用于根据VDDIO接口的电压值分别控制所述第一栅极驱动增强电路和所述第二栅极驱动增强电路的工作状态，以调整向所述第一P型晶体管的栅极VPG和/或所述第一N型晶体管的栅极VNG提供的过驱动电压的大小。

7.根据权利要求6所述的输出缓冲器，其特征在于，

所述增强电路的控制电路包括控制总线和VDDIO电压检测电路，所述VDDIO电压检测电路用于检测所述VDDIO接口的电压值，所述控制总线用于根据所述VDDIO接口的电压值输出控制信号，以控制所述第一栅极驱动增强电路和所述第二栅极驱动增强电路的工作状态。