[发明专利]存储器装置及其写入方法

说明书

本发明公开了一种存储器装置及其写入方法。控制电路对非易失性存储器的多个存储单元执行第一写入操作及第一写入验证操作，于上述多个存储单元通过第一写入验证操作后，对上述多个存储单元中对应至少一目标阈值电压的多个目标存储单元执行第二写入验证操作，于上述多个目标存储单元的失效位数未小于预设位数时，对上述多个存储单元执行第二写入操作及第三写入验证操作。

技术领域

本发明是有关于一种电子装置，且特别是有关于一种存储器装置及其写入方法。

背景技术

近年来，非易失性存储器广泛的使用于各种电子设备，例如个人计算机、笔记本电脑、智能型手机、平板计算机等。为了因应大量数据的存储，存储器朝向容量更大的趋势发展。已被广泛使用的三维叠层的闪存可有效提高存储容量，然三维叠层元件的随机电报噪声(random telegraph noise，RTN)特性容易使存储单元的阈值电压产生波动，进而造成读取错误。此外，三维叠层的闪存还具有横向电荷迁移问题，由于三维叠层的闪存电荷捕捉层在字线之间共享，因此横向电荷迁移容易在写入之后立刻产生阈值电压的负向偏移。阈值电压的变动将导致读取窗口的缩减，而容易出现读取错误的情形，因此如何确保存储单元的阈值电压分布曲线符合预期为一十分重要的课题。

发明内容

本发明提供一种存储器装置及其写入方法，可有效避免读取窗口的缩减，降低读取错误情形。

本发明的存储器装置包括非易失性存储器以及控制电路。控制电路对非易失性存储器的多个存储单元执行第一写入操作及第一写入验证操作。于上述多个存储单元通过第一写入验证操作后，对上述多个存储单元中对应至少一目标阈值电压的多个目标存储单元执行第二写入验证操作。于上述多个目标存储单元的失效位数未小于预设位数时，对上述多个存储单元执行第二写入操作及第三写入验证操作。

本发明还提供一种存储器装置的写入方法，存储器装置包括多个存储单元，存储器装置的写入方法包括下列步骤。对上述多个存储单元执行第一写入操作及第一写入验证操作。于上述多个存储单元通过第一写入验证操作后，对上述多个存储单元中对应至少一目标阈值电压的多个目标存储单元执行第二写入验证操作。判断目标存储单元的失效位数是否小于预设位数。若上述多个目标存储单元的失效位数未小于预设位数，对上述多个存储单元执行第二写入操作及第三写入验证操作。

基于上述，本发明实施例的控制电路可在存储单元通过第一写入验证操作后，再对存储单元中对应至少一目标阈值电压的目标存储单元执行第二写入验证操作。在目标存储单元的失效位数未小于预设位数时，对存储单元执行第二写入操作及第三写入验证操作。如此可有效改善读取窗口缩减以及出现读取错误的可能性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1是依照本发明实施例的存储器装置的示意图。

图2是依照本发明实施例的存储单元的阈值电压分布的示意图。

图3是依照本发明实施例的存储器装置的写入方法的流程图。

【符号说明】

100：圈选框

102：控制电路

104：非易失性存储器

VT1～VT7：阈值电压

PV、PV′：写入验证电压

S302～S308：存储器装置的写入方法步骤

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。