[发明专利]使用电流源的ZQ校准

说明书

本申请涉及使用电流源的ZQ校准。一种存储器装置包含终端校准电路，所述终端校准电路具有用于校准数据总线终端的阻抗的下拉电路或上拉电路中的至少一个。所述存储器装置还包含被配置成生成校准电流的参考校准电路。所述终端校准电路可以被配置成基于所述校准电流来编程下拉电路或上拉电路中的所述至少一个的阻抗。

技术领域

本公开涉及用于存储器系统中的ZQ校准的系统和方法，并且更特别地涉及使用电流源的ZQ校准。

背景技术

半导体系统(例如，半导体存储器和处理器)跨数据通信线路传输数据，所述数据通信线路被配置成具有精心匹配的阻抗值。某些操作参数(例如，温度等)的变化会导致阻抗失配，从而可能不利地影响数据传输速率和质量。为了减轻这些不利情况，半导体系统可以包含具有可编程阻抗的终端组件，可以随着操作条件的改变而基于校准过程来对其进行调节。在一些实施方案中，基于在附接到半导体存储器封装的外部连接(在本文中也被称为“外部引脚”或“引脚”)的连接焊盘上进行的电压测量来编程终端组件的阻抗。外部引脚可以连接到外部参考校准装置，诸如例如电阻器。然而，典型的半导体存储器封装上可用的外部引脚的数量受到限制，并且通常每个存储器封装仅提供一个外部参考校准装置。在半导体系统是诸如SRAM或DRAM的存储器的情况下，存储器系统可以包含具有多个半导体组件(例如，半导体管芯)的存储器封装，每个半导体组件含有一或多个存储器装置，所述存储器装置含有存储器单元和终端组件。在此些存储器系统中，当基于校准过程的结果来对相应终端组件进行编程时，每个存储器装置必须经由外部引脚共享外部参考校准装置。然而，随着共享外部参考校准装置的存储器装置的数量的增加，存储器系统的校准时间会变得很长。

此外，一些存储器装置没有外部参考校准装置。因此，在此些存储器装置中不进行定期校准。尽管微调设置可用于终端组件，但不能保证当存储器装置温度因操作和/或环境温度的变化而变化时，终端组件的电阻值保持不变。

发明内容

一方面，本公开涉及一种设备，其包括终端校准电路，其具有用于校准数据总线终端的下拉电路或上拉电路中的至少一个；和参考校准电路，其被配置成生成校准电流，其中所述终端校准电路被配置成基于所述校准电流来编程下拉电路或上拉电路中的所述至少一个的阻抗。

另一方面，本公开涉及一种方法，其包括：生成校准电流；基于所述校准电流来编程终端校准电路中的下拉电路或上拉电路中的至少一个的阻抗，所述终端校准电路用于校准数据总线终端。

附图说明

图1是根据本公开的一个实施例的存储器系统的一个实施例的框图。

图2是根据本公开的一个实施例的终端组件的一个实施例的框图。

图3A是根据本公开的一个实施例的上拉电路的一个实施例的示意图。

图3B是根据本公开的一个实施例的下拉电路的一个实施例的示意图。

图4是根据本公开的一个实施例的恒定电流电路的框图。

图5是根据本公开的一个实施例的参考校准电路的框图。

图6是根据本公开的一个实施例的终端校准电路的框图。

图7是根据本公开的另一实施例的参考校准电路的框图。

图8A是根据本公开的另一实施例的参考校准电路的框图。

图8B是根据本公开的另一实施例的终端校准电路的框图。

图9是根据本公开的另一实施例的参考校准电路的框图。

图10是根据本公开的另一实施例的参考校准电路的框图。

图11是根据本公开的一个实施例的ZQ校准程序的一个实施例的流程图。

具体实施方式