[发明专利]一种应用于高效率DC-DC转换器的浮动栅宽切换电路

权利要求书

1.一种应用于高效率DC-DC转换器的浮动栅宽切换电路，其特征在于，包括：一个脉宽调制环路，一个栅宽确定电路和一个降压核心电路，脉宽调制环路用于产生一个工作周期不变占空比随负载发生变化的PWM脉宽调制方波，栅宽确定电路用于根据负载情况改变驱动信号QP和QN，QP1和QN1以及QP2和QN2三对驱动信号的电平逻辑，以改变降压核心电路三对功率MOS管的开关状态；以选择降压核心模块合适尺寸的功率MOS管进行工作；在负载很重的时候，三对驱动信号皆正常工作,降压核心电路所有MOS管全部打开；当负载较轻时，栅宽确定电路会根据负载情况改变三对驱动信号的逻辑，使QP2和QN2这对驱动信号逻辑变为分别变为“1”和“0”；当工作情况进入很轻的负载的情况下，栅宽确定电路会将QP1和QN1、QP2和QN2这两对驱动信号的逻辑分别置为PMOS驱动信号为“1”，NMOS驱动信号为“0”，此时降压核心模块中PMOS1和NMOS1，以及PMOS2和NMOS2这两对大尺寸功率MOS管处在关闭状态；

所述栅宽确定电路由两个比较器COMP2和COMP3，两个D触发器DFF1和DFF2，两个或门OR1和OR2，以及两个与门AND1和AND2组成；比较器COMP2正端接误差放大器输出电压VEA，负端接基准电压VI，比较器COMP2输出接触发器DFF1时钟输入端CLK端，同时比较器COMP2输出经过反相器INV后接触发器DFF1复位端；触发器DFF1数据输入端D端接高电平VDD，DFF1正相输出端Q和驱动信号QP经过或门OR1后形成驱动信号QN，负相输出端与驱动信号QN经过与门AND1后形成驱动信号QN1；比较器COMP3正端接误差放大器输出端VEA，负端接基准电压VII，比较器COMP3输出端接触发器DFF2时钟输入端CLK端，同时比较器COMP3输出端经过反相器INV2后接DFF2复位端，DFF2数据输入端D接高电平VDD；触发器DFF2正相输出端和驱动信号QP1经过或门OR2后形成驱动信号QP2，反相输出端和驱动信号QN1经过与门AND2后形成驱动信号QN2；驱动信号QP和QN分别接降压核心模块PMOS和NMOS栅极，驱动信号QP1和QN1分别接PMOS1和NMOS1栅极，驱动信号QP2和QN2分别接PMOS2和NMOS2栅极。

2.根据权利要求1所述的一种应用于高效率DC-DC转换器的浮动栅宽切换电路，其特征在于，所述脉宽调制环路由一个误差放大器EA、一个比较器COMP1、一个RS触发器、一个三角波发生器Vramp、一个死区时间控制和反向电流消除模块Dead-TimeDCM组成，三角波发生器Vramp用于产生一个三角波和一个周期固定的时钟信号VCLK，误差放大器正端接由DC-DC转换器输出端反馈的反馈电压VFB，负端接基准电压Vref，比较器COMP1正端接Vramp信号，负端接误差放大器输出VEA，经过RS触发器整流后输出信号经过死区时间控制和反向电流消除模块后形成一对工作周期不变，占空比根据负载发生变化的驱动信号QP和QN。

3.根据权利要求2所述的一种应用于高效率DC-DC转换器的浮动栅宽切换电路，其特征在于，所述降压核心电路由三对大尺寸功率MOS管PMOS和NMOS、PMOS1和NMOS1、以及PMOS2和NMOS2组成；PMOS和NMOS的栅极分别与驱动信号QP和QN相连接，所述PMOS1和NMOS1的栅极分别与驱动信号QP1和QN1相连接，所述PMOS2和NMOS2的栅极分别与驱动信号QP2和QN2相连接。