[发明专利]沟槽金属氧化物半导体势垒肖特基二极管器件的制造方法在审
| 申请号： | 202010640727.1 | 申请日： | 2020-07-06 |
| 公开（公告）号： | CN113903662A | 公开（公告）日： | 2022-01-07 |
| 发明（设计）人： | 冒义祥;严晓芬;周俊芳 | 申请（专利权）人： | 无锡华润上华科技有限公司 |
| 主分类号： | H01L21/329 | 分类号： | H01L21/329;H01L21/02;H01L21/324;H01L29/06 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 高伟 |
| 地址： | 214028 江苏省无*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 沟槽 金属 氧化物 半导体 势垒肖特基 二极管 器件 制造 方法 | ||
1.一种沟槽金属氧化物半导体势垒肖特基二极管器件的制造方法，其特征在于，包括：
提供晶圆衬底；
在所述晶圆衬底上形成外延层；
在所述外延层中形成多个间隔的沟槽式多晶结构；
在所述外延层上形成表面膜层；
执行离子溅射以在所述表面膜层上形成金属膜层；
其中，对所述外延层执行第一处理，以增大所述外延层对所述晶圆衬底的压应力，和/或，对所述表面膜层执行第二处理，以增大所述表面膜层的致密度。
2.如权利要求1所述的沟槽金属氧化物半导体势垒肖特基二极管器件的制造方法，其特征在于，所述第一处理包括：增加所述外延层的厚度。
3.如权利要求2所述的沟槽金属氧化物半导体势垒肖特基二极管器件的制造方法，其特征在于，所述外延层的厚度与所述金属膜层的厚度成正比，所述外延层的厚度范围为50μm-60μm。
4.如权利要求1所述的沟槽金属氧化物半导体势垒肖特基二极管器件的制造方法，其特征在于，所述第一处理包括：提高形成所述外延层的温度。
5.如权利要求4所述的沟槽金属氧化物半导体势垒肖特基二极管器件的制造方法，其特征在于，形成所述外延层的温度与所述金属膜层的厚度成正比，形成所述外延层的温度范围为1100℃-1200℃。
6.如权利要求1所述的沟槽金属氧化物半导体势垒肖特基二极管器件的制造方法，其特征在于，所述表面膜层包括介质层和肖特基势垒金属层，其中，所述介质层位于所述晶圆的隔离区表面，所述肖特基势垒金属层位于所述晶圆的器件区表面。
7.如权利要求6所述的沟槽金属氧化物半导体势垒肖特基二极管器件的制造方法，其特征在于，所述第二处理包括：采用等离子增强化学气相沉积形成所述介质层。
8.如权利要求1所述的沟槽金属氧化物半导体势垒肖特基二极管器件的制造方法，其特征在于，所述金属膜层包括铝膜，所述铝膜的厚度大于或等于6μm。
9.如权利要求1所述的沟槽金属氧化物半导体势垒肖特基二极管器件的制造方法，其特征在于，在所述外延层中形成多个间隔的沟槽式多晶结构的步骤包括：
在所述外延层中形成多个间隔的沟槽；
在所述沟槽的底部和侧壁上形成氧化层；
在所述沟槽内填充多晶硅。
10.如权利要求1所述的沟槽金属氧化物半导体势垒肖特基二极管器件的制造方法，其特征在于，所述晶圆衬底的背面形成有阴极金属层，所述阴极金属层包括钛镍银金属层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡华润上华科技有限公司，未经无锡华润上华科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010640727.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
