[发明专利]数据读写方法、处理器芯片及计算机设备

说明书

本申请实施例公开了一种数据读写方法、处理器芯片及计算机设备，属于芯片技术领域。处理器芯片包括：至少两个处理器核心、各个处理器核心对应的处理器缓存、牺牲缓存、互联总线以及片外接口；片外接口与互联总线电性相连；互联总线分别与各个处理器缓存电性相连，且互联总线与牺牲缓存电性相连；各个处理器缓存与各自对应的处理器核心电性相连，且各个处理器缓存与牺牲缓存电性相连；各个处理器核心与牺牲缓存电性相连；其中，牺牲缓存用于存储处于共享状态的缓存块。本申请实施例提供的处理器芯片能够避免不同处理器核心对同一共享缓存块中不同地址进行写操作时造成的缓存伪共享问题，提高了处理器芯片的处理器性能。

技术领域

本申请实施例涉及芯片技术领域，特别涉及一种数据读写方法、处理器芯片及计算机设备。

背景技术

MESI(Modified Exclusive Shared Or Invalid)协议作为一种支持写回策略协议，被广泛应用于处理器中，用于保证处理器核心之间缓存的一致性。

MESI协议中规定，缓存中的缓存块(cache line)包括4种状态，分别为被修改(Modified，M)状态、独享(Exclusive，E)状态、共享(Shared，S)状态和无效(Invalid，I)状态。当缓存块被多个处理器核心缓存时，该缓存块即处于共享状态，而当其中一个处理器核心对缓存块中的数据进行修改时，修改操作将会触发一次监听操作流程，将其他处理器核心中该缓存块作废，即其他处理器核心中该缓存块变为无效状态。

发明内容

本申请实施例提供了一种数据读写方法、处理器芯片及计算机设备。所述技术方案如下：

一方面，本申请实施例提供了一种处理器芯片，所述处理器芯片包括：至少两个处理器核心、各个处理器核心对应的处理器缓存、牺牲缓存、互联总线以及片外接口；

所述片外接口与所述互联总线电性相连；

所述互联总线分别与各个所述处理器缓存电性相连，且所述互联总线与所述牺牲缓存电性相连；

各个所述处理器缓存与各自对应的处理器核心电性相连，且各个所述处理器缓存与所述牺牲缓存电性相连；

各个所述处理器核心与所述牺牲缓存电性相连；

其中，所述牺牲缓存用于存储处于共享状态的缓存块。

另一方面，本申请实施例提供了一种数据读写方法，所述方法应用于如上述方面所述的处理器芯片，所述方法包括：

所述处理器核心在对目标缓存块发起写操作时，在所述牺牲缓存以及所述处理器核心对应的处理器缓存中查询所述目标缓存块；

若在所述牺牲缓存中查询到所述目标缓存块，所述处理器核心则对所述牺牲缓存中的所述目标缓存块进行写操作。

另一方面，本申请实施例提供了一种计算机设备，所述计算机设备包括处理器和存储器，所述处理器包括如权利要求1至8任一所述的处理器芯片。

本申请实施例提供的技术方案至少包括如下有益效果：

本申请实施例中，通过在处理器芯片中增加牺牲缓存，将牺牲缓存分别与各个处理器核心电性相连，将牺牲缓存分别与各个处理器缓存电性相连，并将处于共享状态的缓存块存储至牺牲缓存，当处理器核心需要对共享缓存块进行写操作时，即直接对牺牲缓存中的缓存块进行写操作，无需独占互联总线，避免不同处理器核心对同一共享缓存块中不同地址进行写操作时造成的缓存伪共享问题，提高了处理器芯片的处理器性能。

附图说明

图1示出了一种具有多核心的处理器芯片的结构图；

图2是图1所示处理器芯片对处于共享状态的缓存块进行写操作时的实施示意图；

图3示出了本申请一个示例性实施例提供的处理器芯片的结构图；