[发明专利]图像感测装置、包括其的图像系统及图像系统的测试方法

说明书

图像感测装置、包括其的图像系统及图像系统的测试方法。图像感测装置包括：像素阵列，其联接至多条行线和多条列线；以及行控制器，其适于基于具有预定图案的扫描输入数据而在应力时段期间向多条行线中的至少一条施加应力电压。

技术领域

本公开的各种实施方式涉及半导体设计技术，并且更具体地，涉及图像感测装置、包括图像感测装置的图像系统以及图像系统的测试方法。

背景技术

图像感测装置是用于利用半导体的感光属性来捕获图像的装置。图像感测装置可以大致分类为电荷耦合器件(CCD)图像感测装置和互补金属氧化物半导体(CMOS)图像感测装置。近来，因为CMOS图像感测装置可以允许模拟和数字控制电路直接实现在单个集成电路(IC)上，所以CMOS图像感测装置被广泛使用。

发明内容

本公开的各种实施方式涉及一种能够在检测行解码器的缺陷的同时防止像素阵列的缺陷的图像感测装置、包括该图像感测装置的图像系统以及该图像系统的测试方法。

根据实施方式，图像感测装置可以包括：像素阵列，其联接至多条行线和多条列线；以及行控制器，其适于基于具有预定图案的扫描输入数据在应力时段期间向多条行线中的至少一条施加应力电压。

根据实施方式，图像系统可以包括：测试装置，其适于在测试模式下生成具有预定图案的扫描输入数据；以及图像感测装置，其包括通过多条行线彼此联接的行控制器和像素阵列，并且适于在测试模式下基于扫描输入数据通过扫描测试操作生成指示行控制器是否具有缺陷的扫描输出数据，并向多条行线中的至少一条施加应力电压。

根据实施方式，图像系统的测试方法可以包括：在应力时段期间，由测试装置向图像感测装置输出扫描输入数据；在应力时段期间，由图像感测装置基于扫描输入数据，向联接在行控制器和像素阵列之间的多条行线中的至少一条施加应力电压；以及在应力时段之后的缺陷检测时段期间，由图像检测装置通过扫描测试操作向测试装置输出指示行控制器是否具有缺陷的扫描输出数据。

从以下的详细描述并结合附图，本公开的这些和其它特征和优点对于本领域技术人员将变得显而易见。

附图说明

图1是例示根据本发明的各种实施方式的图像系统的框图。

图2是例示根据本发明的各种实施方式的图1所示的图像感测装置的框图。

图3是根据本发明的各种实施方式的图2中采用的单位像素电路的电路图。

图4是例示根据本发明的各种实施方式的联接至图3所示的单位像素电路的导线的布局的图。

图5是例示根据本发明的各种实施方式的图2所示的行控制器的框图。

图6是例示根据本发明的各种实施方式的图5所示的扫描链和驱动器的框图。

图7是例示根据本发明的各种实施方式的图6所示的输入单元的框图。

图8是例示根据本发明的各种实施方式的图6所示的第一扫描单元组的框图。

图9是例示根据本发明的各种实施方式的图6所示的第n扫描单元组的框图。

图10是例示根据本发明的各种实施方式的图1所示的图像系统的测试方法的定时图。

具体实施方式

下面参照附图更详细地描述各种实施方式。提供这些实施方式是为了使本公开透彻和完整，并将本公开的范围充分传达给本领域技术人员。