[发明专利]用于处理浮点数的设备和方法

权利要求书

1.一种机器实现的处理输入集合的方法，所述输入集合包括两个浮点数(A、B)，每个浮点数具有符号，以生成所述两个浮点数之和(A+B)和所述两个浮点数之差(A-B)，所述方法包括：

接收(804)所述输入集合的所述两个浮点数；

使用相同符号浮点加法器(1020)来计算(806)所述两个浮点数的绝对值之和，以产生第一结果；

使用浮点减法器(1032)来计算(808)所述两个浮点数的所述绝对值之差，以产生第二结果；以及

基于以下项生成(810、812)所述两个浮点数之和(A+B)和所述两个浮点数之差(A+B)：所述第一结果、所述第二结果，以及每个浮点数的所述符号，

其中所述相同符号浮点加法器(1020)在固定功能电路中实现，所述固定功能电路被配置为将具有相同符号的浮点数相加在一起，并且其中所述相同符号浮点加法器不包括被配置为将具有不同符号的数字相加在一起的电路。

2.如权利要求1所述的方法，其中生成所述两个浮点数之和(A+B)和所述两个浮点数之差(A-B)包括：

从所述第一结果和所述第二结果中的一者生成(812)所述两个浮点数之和(A+B)；以及

从所述第一结果和所述第二结果中的另一者生成(812)所述两个浮点数之差(A-B)。

3.如前述权利要求中任一项所述的方法，其中生成所述两个浮点数之和(A+B)和所述两个浮点数之差(A-B)包括基于所述两个浮点数中每一个浮点数的所述符号校正(810)所述第一结果的符号和所述第二结果的符号。

4.一种电路，所述电路被配置为处理包括两个浮点数(A、B)的输入集合，每个浮点数具有符号，以生成所述两个浮点数之和(A+B)和所述两个浮点数之差(A-B)，所述电路包括：

输入，所述输入被配置为接收(804)所述输入集合的所述两个浮点数；

相同符号浮点加法器(1020)，所述相同符号浮点加法器被配置为计算(806)所述两个浮点数的所述绝对值之和，以产生第一结果；

浮点减法器(1032)，所述浮点减法器被配置为计算(808)所述两个浮点数的所述绝对值之差，以产生第二结果；以及

多路复用和符号校正逻辑(1010)，所述多路复用和符号校正逻辑被配置为基于以下项来生成所述两个浮点数之和(A+B)和所述两个浮点数之差(A-B)：所述第一结果、所述第二结果，以及每个浮点数(A、B)的所述符号，

其中所述相同符号浮点加法器在固定功能电路中实现，所述固定功能电路被配置为将具有相同符号的浮点数相加在一起，并且其中所述相同符号浮点加法器不包括被配置为将具有不同符号的数字相加在一起的电路。

5.如权利要求1所述的方法或如权利要求4所述的电路，其中所述浮点减法器(1032)在固定功能电路中实现。

6.如权利要求1或5所述的方法，或者如权利要求4或5所述的电路，其中所述浮点减法器(1032)由混合符号浮点加法器实现。

7.如权利要求4至6中任一项所述的电路，其中所述多路复用和符号校正逻辑(1010)被配置为：

从所述第一结果和所述第二结果中的一者生成所述两个浮点数之和(A+B)；并且

从所述第一结果和所述第二结果中的另一者生成所述两个浮点数之差(A-B)。

8.如权利要求4至7中任一项所述的电路，其中所述复用和符号校正逻辑(1010)被配置为基于所述两个浮点数中的每一个浮点数的所述符号来校正所述第一结果的符号和所述第二结果的符号。

9.一种处理系统，所述处理系统包括如权利要求4至8中任一项所述的电路。

10.一种处理系统，所述处理系统被配置为执行如权利要求1至3、5或6中任一项所述的方法。

11.如权利要求9或10所述的处理系统，其中所述处理系统是图形处理系统或人工智能加速器系统。