[发明专利]一种LFMCW雷达MTD处理的FPGA实现方法

权利要求书

1.一种LFMCW雷达MTD处理的FPGA实现方法，其特征在于：步骤如下：

步骤一：将经过数字下变频后的数据通过两个FIFO进行乒乓缓存，读出存满的FIFO中的数据进行预处理，同时按照DSP所需的MTD点数M配置FFT IP核；

步骤二：将预处理截取后的快时间回波数据写入FPGA的双口RAM中，通过双口RAM进行回波预处理时钟域到DDR3读写时钟域的变换，同时实现数据位宽的转换；

步骤三：将双口RAM中的快时间回波数据读出，通过MIG IP的用户接口将数据按行写入DDR3中；

步骤四：待向DDR3中写完需要进行MTD处理的M个周期的快时间回波数据后，按列读出慢时间维的回波数据，同时根据周期数M确定汉明窗ROM的寻址步长，读出M个窗函数采样点与回波数据相乘，完成加窗处理降低旁瓣；

步骤五：将加窗后的数据输入给FFTIP核进行M点的定点FFT运算，等待IP核给出FFT结果；

步骤六：将得到的定点FFT结果输入到定/浮点转换IP，将大位宽的定点结果转换成32位单精度浮点数，写入到双口RAM中实现从DDR3读写时钟域到串行RapidIO用户接口时钟域的变换，同时实现数据位宽转换；

步骤七：将双口RAM中的FFT浮点计算结果读出，通过串行RapidIO接口将结果传给DSP做后续处理，重复步骤四到步骤七直至完成所有距离门回波的FFT运算，完成一次MTD处理。

2.根据权利要求1所述的一种LFMCW雷达MTD处理的FPGA实现方法，其特征在于：FPGA在对一个CPI的数据进行缓存之前，需要系统的主控器件给出所需的MTD点数，缺省时默认为64点；MTD点数即为需要做慢时间维FFT的点数，FPGA通过实时配置FFT IP核来实现任意点数MTD的处理。

3.根据权利要求1或2所述的一种LFMCW雷达MTD处理的FPGA实现方法，其特征在于：步骤二中的双口RAM，作用是时钟域转换和位宽转换。

4.根据权利要求3所述的一种LFMCW雷达MTD处理的FPGA实现方法，其特征在于：步骤四将窗函数例化到FPGA的ROM中，根据MTD点数M来更改ROM读取地址的自增步长，最后达到的效果是对原来的汉明窗进行M点的采样，利用单个窗函数表实现了不同长度的加窗处理。