[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

衬底；

前侧电路，设置在所述衬底的前表面上方；以及

后侧电力输送电路，设置在所述衬底的后表面上方并且包括耦合到第一电势的第一后侧电源布线，其中：

所述前侧电路包括：

多个半导体鳍和覆盖所述多个半导体鳍的底部的第一前侧绝缘层；

多个掩埋电源布线，嵌入在所述第一前侧绝缘层中，所述多个掩埋电源布线包括第一掩埋电源布线和第二掩埋电源布线；和

电源开关，配置为将所述第一掩埋电源布线和所述第二掩埋电源布线电连接和断开，以及

所述第二掩埋电源布线通过穿过所述衬底的第一硅贯通孔(TSV)连接到所述第一后侧电源布线。

2.根据权利要求1所述的半导体器件，其中：

所述后侧电力输送电路包括耦合到不同于所述第一电势的第二电势的第二后侧电源，

所述多个掩埋电源布线包括第三掩埋电源布线，以及

所述第三掩埋电源布线通过第二硅贯通孔连接到所述第二后侧电源布线。

3.根据权利要求2所述的半导体器件，其中：

所述多个掩埋电源布线在第一方向上延伸，以及

所述第二掩埋电源布线在所述第一方向上与所述第三掩埋电源布线分离并且对准。

4.根据权利要求3所述的半导体器件，还包括电源开关区域和逻辑电路区域，其中：

所述电源开关区域包括电源开关、所述第二掩埋电源布线和所述第一硅贯通孔，

所述逻辑电路区域包括所述第三掩埋电源布线和所述第二硅贯通孔，以及

所述第一掩埋电源布线连续设置在所述电源开关区域和所述逻辑电路区域中。

5.根据权利要求4所述的半导体器件，其中：

所述电源开关区域仅包括一个导电类型的鳍式场效应晶体管(FinFET)，以及

所述逻辑电路区域包括CMOS电路。

6.根据权利要求4所述的半导体器件，其中，没有硅贯通孔连接到所述第一掩埋电源布线。

7.根据权利要求2所述的半导体器件，其中：

所述多个掩埋电源布线在第一方向上延伸，以及

在平面图中，所述第二掩埋电源布线在所述第一方向上与所述第三掩埋电源布线分离并且未对准。

8.根据权利要求7所述的半导体器件，其中：

在平面图中，所述多个半导体鳍中的一个在所述第一方向上与所述第三掩埋电源布线对准。

9.一种包括电源开关区域和逻辑电路区域的半导体器件，所述半导体器件包括：

衬底；以及

前侧电路，设置在所述衬底的前表面上方，其中：

所述前侧电路包括：

多个半导体鳍和覆盖所述多个半导体鳍的底部的第一前侧绝缘层；

多个掩埋电源布线，嵌入在所述第一前侧绝缘层中并且在第一方向上延伸，所述多个掩埋电源布线包括第一掩埋电源布线、将所述第一掩埋电源布线夹在中间的第二掩埋电源布线对、第三掩埋电源布线、和将所述第三掩埋电源布线夹在中间的第四掩埋电源布线对，

所述前侧电路的所述电源开关区域包括：

所述第一掩埋电源布线；

所述第二掩埋电源布线对；和

电源开关，配置为将所述第一掩埋电源布线和所述第二掩埋电源布线对电连接和断开，

所述前侧电路的所述逻辑电路区域包括：

第三掩埋电源布线；和

所述第四掩埋电源布线对，

所述第二掩埋电源布线对分别与所述第四掩埋电源布线对分离，以及

所述第一掩埋电源布线和所述第三掩埋电源布线形成设置在所述电源开关区域和所述逻辑电路区域中的连续延伸的一个布线。

10.一种包括电源开关区域和逻辑电路区域的半导体器件，所述半导体器件包括：

衬底；以及

前侧电路，设置在所述衬底的前表面上方，其中：

所述前侧电路包括：

多个半导体鳍和覆盖所述多个半导体鳍的底部的第一前侧绝缘层；和

多个掩埋电源布线，嵌入在所述第一前侧绝缘层中并且在第一方向上延伸，所述多个掩埋电源布线包括第一掩埋电源布线和第二掩埋电源布线，

所述前侧电路的所述电源开关区域包括：

第一掩埋电源布线和第二掩埋电源布线；和

电源开关，配置为将所述第一掩埋电源布线和所述第二掩埋电源布线对电连接和断开，

所述第二掩埋电源布线延伸到所述逻辑电路区域中，

所述第一掩埋电源布线未延伸到所述逻辑电路区域中，以及

所述电源开关配置为通过所述第一掩埋电源布线导通和断开对所述逻辑电路的电源。