[发明专利]访问线干扰减轻

说明书

本申请涉及访问线干扰减轻。描述了用于访问线干扰减轻的方法、系统和装置，以例如在读取或写入操作期间降低取消选定的数字线上的电压干扰。存储器装置的存储器单元可以是与包含电平移位器电路的写入电路可耦合的，使得可以经由与选定存储器单元相关联的写入电路的电平移位器电路来控制选定数字线上的电压中的更改。所述写入电路可以在完成读取操作之后将逻辑状态写入到所述存储器单元。可以经由所述电平移位器电路将一或多个写入电压施加到所述存储器单元或从所述存储器单元移除，所述电平移位器电路可以控制所述选定数字线上的一或多个电压更改的转换速率。可以经由与所述电平移位器电路的上拉电路或下拉电路耦合的电流驱动器电路来控制(一或多个)转换速率。

交叉参考

本专利申请要求由Guo于2019年7月17日提交的标题为“ACCESS LINEDISTURBANCE MITIGATION”的美国专利申请号16/514,481的优先权，该申请被转让给本申请的受让人，并且其全部内容通过引用被明确地结合于此。

技术领域

技术领域涉及访问线干扰减轻。

背景技术

本发明总体涉及一种包括至少一个存储器装置的系统，并且更具体涉及访问线干扰减轻。

存储器装置被广泛用来在诸如计算机、无线通信装置、相机、数字显示器等各种电子装置中存储信息。通过对存储器装置的不同状态进行编程来存储信息。例如，二进制装置最经常存储通常由逻辑1或逻辑0表示的两个状态之一。在其它装置中，可以存储不止两个状态。为访问所存储的信息，装置的组件可以读取或感测存储器装置中的至少一个所存储的状态。为存储信息，装置的组件可以在存储器装置中写入或编程状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、闪速存储器、相变存储器(PCM)及其它。存储器装置可以是易失性或非易失性的。例如FeRAM的非易失性存储器即使在没有外部电源的情况下，也可以在延长的时间段内保持它们所存储的逻辑状态。例如DRAM的易失性存储器装置在与外部电源断开时可能丢失它们所存储的状态。FeRAM可以能实现类似于易失性存储器的密度，但是由于使用铁电电容器作为存储装置而具有非易失性属性。

在一些存储器装置中，存储器单元的选定数字线上的电压更改可以经由电容性耦合在一或多个取消选定数字线(例如，相邻数字线)上造成电压干扰。取消选定数字线上的电压中的干扰可以影响可以在一或多个电压更改上发生的与取消选定数字线耦合的存储器单元的逻辑状态(例如，经由累积锤击效应)。

发明内容

描述了一种存储器装置。在一些示例中，存储器装置可以包含与行线和数字线耦合的铁电存储器单元、与数字线耦合并且被配置成通过为铁电存储器单元的读取操作锁存第一电压或第二电压来确定铁电存储器单元的第一逻辑状态的感测电路、及与数字线和感测电路耦合的写入电路，写入电路被配置成基于由感测电路锁存的第一电压或第二电压来将第二逻辑状态写入到铁电存储器单元，并且通过在读取操作之后为写回操作将第三电压或第四电压施加到数字线来写入第二逻辑状态，其中第三电压或第四电压中的至少一个不同于第一电压和第二电压。

描述了一种方法。在一些示例中，方法可以包含：读取铁电存储器单元的第一逻辑状态，该读取包含将感测电路耦合到与铁电存储器单元关联的数字线，并且在感测电路处锁存第一电压或第二电压；至少部分地基于锁存第一电压或第二电压来将感测电路与数字线解耦；以及将第二逻辑状态写回到铁电存储器单元，该写入包含为在读取第一逻辑状态之后的写回操作将数字线驱动到第三电压或第四电压，其中第三电压或第四电压中的至少一个不同于第一电压和第二电压。